2013 lt!

te it rm e v t n te e p m o k n e Wiss Programmable Logic Competence Center GmbH Hugstmattweg 30 · 79112 Freiburg-Opfingen Telefon 0 76 64 9 13 13 - 0 · Telefax 0 76 64 9 13 13 - 99 e-mail: [email protected] · Internet: www.plc2.de

W OR KSH O P- & SEMI NA RP ROG R A M M 2 0 1 3

START HDL FOR VERIFICATION Tcl/TK

Advanced VHDL Verification

Vivado HLS

HDL FOR SYNTHESIS

EASY START

Advanced Compact Compact Compact Professional Synthesis Verilog System VHDL VHDL with XST Verilog

Expert VHDL

Professional Vivado

Vivado XDC for ISE

Vivado for ISE Users

Easy Start FPGA

TRAINING GUIDE

Easy Start File I/O

Vivado Tool Flow

FPGA TECHNOLOGY

TEILNAHME NOTWENDIG

Vivado Advanced Tools & Techniques

TEILNAHME EMPFOHLEN KURSDAUER: 1 TAG

Compact Professional FPGA FPGA 7 Series Essential PlanAhead

FPGA SCHALTUNGSTECHNIK Compact FPGA Professional FPGA Expert FPGA Schaltungstechnik Schaltungstechnik Schaltungstechnik

DESIGN CONSTRAINTS Timing Constraints

Designing for Performance

Vivado XDC & Timing Analysis

FPGA Power Optimization

FPGA IMPLEMENTATION Advanced FPGA Implementation

Expert FPGA

High Speed DESIGN HowCONNECTIVITY to Design Memory a High-Speed Interfacing Memory Interface in 1 Day Easy Start Connectivity FPGA

Board Design

How to Design a XILINX Connectivity System in 1 Day

Designing with Multi-Gigabit Serial I/O Designing with Ethernet MAC Controllers ZYNQ Board Design and HighSpeed Interfacing

Signal Integrity

PCI EXPRESS Partial Reconfiguration

ADVANCED FPGA DESIGN

Designing with PCI Express

Video Signal Processing

Graphics Control on ZYNQ/ 7 Series/ Spartan

Easy Start DSP

How to Design a XILINX Digital Signal Processing System in 1 Day

Advanced PlanAhead

KURSDAUER: 3 TAGE KURSDAUER: 5 TAGE

ChipScope

How to Design a XILINX Embedded

Easy Start Embedded for MicroBlaze

MicroBlaze System in 1 Day

EMBEDDED MICROBLAZE SYSTEMS DESIGN

Essentials of Microprocessors

How to Design a XILINX Embedded PicoBlaze System in 1 Day

Professional Embedded Embedded Systems Systems Design

DSP IMPLEMENTATION TECHNIQUES Expert DSP DSP Professional Design Implementation using DSP Techniques System Generator Generator

DSP Design using System

PetaLinux SDK

C-Programming with XILINX SDK

Embedded

Systems Software Design

EMBEDDED ZYNQ SYSTEMS DESIGN

Professional Embedded Linux

Compact Embedded Linux

Compact Linux

Embedded C/C++ Primer für ZYNQ

Expert ZYNQ

EMBEDDED DESIGN

Professional ZYNQ

Embedded Linux on ZYNQ Systems

C-Programming with XILINX SDK

Advanced Embedded Systems Design

DSP DESIGN

How to Design a XILINX Embedded ZYNQ System in 1 Day

Easy Start Embedded for ZYNQ Systems

Compact Compact ZYNQ for HW ZYNQ for SW Designers Designers

Design

Professional PCI Express

CONNECTIVITY DESIGN

KURSDAUER: 2 TAGE

Embedded C/C++ für ZYNQ

Professional Embedded C/C++ für ZYNQ

www 2 plc2.de

4

Ihre Vorteile …………………………………………

Seite

5

Anfahrtsskizze ………………………………………

Seite

6

Kontakt ……………………………………………

Seite

7

Unser Dienstleistungsangebot ………………………

Seite

8

PLC2 In-House Modulübersicht ……………………

Seite

10

Easy Start Reihe ……………………………………

Seite

13

„How to Design ...“ Reihe ……………………………

Seite

21

Ausbildungsschwerpunkt Connectivity ………………

Seite

29

Ausbildungsschwerpunkt FPGA ……………………

Seite

39

Ausbildungsschwerpunkt Embedded …………………

Seite

73

Anmeldeformular ……………………………………

Seite

76

Ausbildungsschwerpunkt DSP ………………………

Seite

95

Ausbildungsschwerpunkt Graphics …………………

Seite

101

Seminare ……………………………………………

Seite

104

Evaluation Boards ……………………………………

Seite

109

Allgemeine Geschäftsbedingungen …………………

Seite

119

Terminübersicht 2013 ………………………………

Seite

120

Connectivity

How to Design

Easy Start Seite

FPGA

…………………………………………

Embedded

Einleitung

DSP

telt! t i m r e v t n e t e Wissen komp

Graphics

einer kompakten Form ein bestimmter Themenbereich wie z.B. „How to Design a XILINX Connectivity System in 1 Day“ konzentriert behandelt. Um unsere Kunden noch wirkungsvoller bei ihrer Weiterbildung zu unterstützen bieten wir spezielle FPGA Evaluierungsboards des Herstellers Digilent an. Unseren Schulungsteilnehmern steht damit die Möglichkeit offen ein auf ihre Bedürfnisse hin zugeschnittenes Paket aus Workshops und Boards zu schnüren. Dieses Angebot richtet sich insbesondere an FPGA Neueinsteiger die das erworbene Wissen direkt in der Praxis umsetzen möchten. Identische Boards werden auch zur Implementierung der in den Workshops behandelten Beispiele verwendet. Daher kann das in einem Workshop erworbene theoretische Wissen anschließend im Unternehmen mit einem solchen FPGA Evaluation Board unmittelbar umgesetzt werden. Wie aus den vorangegangenen Jahren gewohnt, können Sie auch 2013 ihre ganz speziellen Schulungen aus unserer Modulliste zusammenstellen. Um auf ihre spezifischen Bedürfnisse optimal eingehen zu können ist unser komplettes Schulungsangebot rund um die XILINX FPGAs in einzelne überschaubare Module gegliedert, die in beliebiger Zusammenstellung in einer InHouse-Schulung kombiniert werden können. Traditionsgemäß wurde die Zusammenarbeit mit unseren Kooperationspartnern kontinuierlich weiter ausgebaut und das Angebot an eintägigen für die Teilnehmer kostenlosen Seminaren an aktuelle Themen angepasst. Das Design- und Trainingszentrum PLC2 GmbH ist Kooperationspartner führender Technologie- und Werkzeuganbieter und ist seit mehr als 20 Jahren auf die XILINX Technologie spezialisiert. Hier bieten wir ein breit gefächertes Angebot an Workshops, Seminaren und Powerworkshops an, in deren Verlauf die Anwender geschult und informiert werden, wie moderne programmierbare Bausteine optimal entwickelt, verifiziert, implementiert und eingesetzt werden können.

Inserate unserer Partner finden Sie auf der Umschlaginnenseite, den Seiten 12, 20, 28, 38, 62/63, 72, 94, 100 und der Umschlagrückseite Eugen Krassin

www 3 plc2.de

Boards

Wie in der Vergangenheit schon häufig erlebt ist auch das Jahr 2013 durch signifikante Innovationen im Bereich der programmierbaren Logik gekennzeichnet. So ist die neue XILINX FPGA Design Umgebung „Vivado“ gerade für die Entwicklung hoch komplexer FPGAs vorgesehen und bietet eine Fülle neuer Algorithmen und Methoden. Die im letzten Jahr von XILINX neu vorgestellten FPGAs der ZYNQ-7000 Familie haben sich erfolgreich im Markt des „Embedded Designs“ etabliert. Die Hardware allein ist aber nicht alles was man zur Entwicklung von eingebetteten Systemen benötigt. Die entsprechende Software-Unterstützung hat hier natürlich einen sehr hohen Stellenwert. PLC2 GmbH hat dieses Jahr in diesen Schulungsbereich investiert und bietet neben Embedded Linux für ZYNQ-7000 auch Embedded C/C++ für ZYNQ-7000 an. Kompetent vermitteltes Wissen aus erster Hand wird für den erfolgreichen Einsatz neuer Technologien immer zwingender. Nur gut ausgebildete Mitarbeiter können die an sie gestellten Anforderungen in der dafür vorgesehenen Zeit auch bewältigen. Um Ihnen die Auswahl der für Sie geeigneten Schulung zu erleichtern haben wir unser Angebot in die Sparten FPGA, Embedded, DSP, Connectivity und Graphics neu strukturiert. Dort finden Sie entsprechende Schulungsangebote die Sie umfassend und detailliert in die Thematik einführen. Doch müssen die FPGA Entwickler nicht nur in den High-End Anwendungen wie Embedded Design oder DSP bzw. High Speed Connectivity geschult werden. Immer mehr Ingenieure aus dem Bereich der Informatik oder artverwandten Sparten drängen in die FPGA Entwicklung und benötigen daher ein Minimum an FPGA Grundwissen. Um gerade die Neulingen unter den FPGA Anwendern gezielt beim Einsatz der FPGA Technologie unterstützen zu können, bietet die Easy Start Reihe mehrere zweitägige Workshops. Dabei haben die Teilnehmer die Möglichkeit unter sachkundiger und professioneller Anleitung eigene FPGA Projekte zu realisieren und damit die ersten Schritte in Richtung selbständiger Entwicklung komplexer FPGAs zu gehen. Der Schwerpunkt dieser Reihe liegt eindeutig auf der praktischen Arbeit mit modernen FPGAs und weniger auf der Theorie. Auch die „How to …“ Reihe ist für einen schnellen Einstieg oder zur Vertiefung von Spezialwissen geeignet. Hier wird in

Inhalt

Seminare

PROGRAMMABLE LOGIC COMPETENCE CENTER

Unser Leistungsspektrum PLC2 ist ein autorisiertes XILINX Design- und Trainingszentrum und auf die Entwicklung, Ausbildung und Beratung im Einsatzbereich der XILINX FPGAs und CPLDs spezialisiert. Wir bieten im Bereich Aus- und Weiterbildung ein breites Angebot an Workshops und Seminaren, wie auch ganz speziell auf den Kunden zugeschnittene In-House Schulungen. Informieren Sie sich im weiteren Verlauf unseres Programmheftes oder auf unserer Homepage unter www.plc2.de eingehend über die Möglichkeiten und Inhalte, um Ihr Wissen vorausschauend zu gestalten. n Wer sollte am Kurs teilnehmen? Alle Entwickler die digitale Schaltungen entwickeln sollen. Wir bieten neben unseren XILINX-spezifischen Workshops auch Kurse für Anwender, in deren Unternehmen andere Technologien zum Einsatz kommen. Die Teilnahme an den Workshops ist der schnellste und effizienteste Weg die Funktionsweise und Entwicklung der FPGAs und CPLDs zu erlernen. Beispiele und Übungen ermöglichen es Ihnen Ihr Design schnell und effizient in einem Logik-Baustein, unter anderem von XILINX, zu implementieren und zu verifizieren. Die Workshops werden nicht nur regelmäßig in verschiedenen Städten in Deutschland angeboten, sondern können sogar vor Ort in Ihrer Firma gehalten werden. Nicht nur die Entwickler, sondern auch die Ingenieure und Verantwortlichen aus den Bereichen Fertigung und Qualitätssicherung sowie Produkt-Marketing können den Kurs besuchen, um die vielfältigen Einsatzbereiche der XILINX Produkte zu verstehen.

n Was Sie lernen werden? Sie werden nicht nur die neuesten XILINX Produkte kennen lernen, sondern auch die entsprechenden, optimalen Vorgehensweisen bei der Entwicklung der Bausteine. Sie werden lernen, welche leistungsfähigen Eingabewerkzeuge für die Beschreibung einer speziellen Funktion zur Verfügung stehen und wie Ihre Entwicklung implementiert und verifiziert werden kann. Sie werden lernen, wie die Werkzeuge eingesetzt werden können, um Entwicklungsprozesse zu automatisieren oder wie diese Werkzeuge verwendet werden können, um die Implementierung zu optimieren. n Voraussetzungen Je nach Workshop sind unterschiedliche Voraussetzungen erforderlich. Rufen Sie uns an, wir beraten Sie gerne. Auf alle Fälle sollten Grundkenntnisse im Umgang mit dem PC vorhanden sein und der Teilnehmer sollte Erfahrung in der Entwicklung digitaler Schaltungen haben. Erste Erfahrung mit dem Entwicklungssystem ist von Vorteil, aber nicht Voraussetzung.

www 4 plc2.de

Ihre Vorteile Weniger Designiterationen durch VHDL Bei der Anwendung der am meisten geeigneten Designmethoden und Vorgehensweisen werden Sie die Zeit für die Implementierung und Verifizierung des Bausteins minimieren. Die Hardware-Beschreibungssprache VHDL bietet hierfür die besten Voraussetzungen komplexe Schaltungen effizient zu beschreiben. Sollten doch Designänderungen notwendig sein, werden Sie lernen wie Sie diese Änderungen sicher und schnell in den Baustein implementieren können. Schneller Marktzugang durch XILINX Technologie Der schnelle Marktzugang ist wahrscheinlich einer der Hauptgründe warum Sie XILINX Technologie einsetzen wollen. Die Teilnahme an einem PLC2Workshop wird es Ihnen ermöglichen die Produkte schnell auf den Markt zu bringen und vom schnellen Markteintritt zu profitieren. Beginnen Sie die Entwicklung des Bausteins während des Workshops. Bringen Sie Ihre aktuelle Entwicklung zur Veranstaltung mit und besprechen Sie die Aufgabenstellungen mit dem Kursleiter. Die Zahl der Teilnehmer ist begrenzt, so das diese Zeit zur Verfügung steht. Verkürzte Einarbeitungszeit Ausführliche Tutorials und Dokumentation helfen Ihnen Ihre Entwicklung früher abzuschließen. Allerdings ist der Besuch eines PLC2-Workshops mit kompetenter, konzentrierter und interaktiver Wissensvermittlung durch erfahrene Referenten weitaus effektiver, als das Lernen im Selbststudium. Anstatt durch die Alltagsarbeit beim Selbststudium stets unterbrochen zu werden, können Sie jetzt in sehr kurzer Zeit zu einem Experten in der Entwicklung und im Einsatz der XILINX Technologie, sowie der Hardware-Beschreibungssprache VHDL werden.

Niedrigere Produktionskosten Sie werden lernen, wie die Bausteine bestmöglich ausgenutzt werden können. Die HardwareBeschreibungssprache VHDL ermöglicht Ihnen mehr Logik in die Bausteine effizient unterzubringen und/oder höhere Taktraten zu erzielen. Somit können Sie die gesamten Produktionskosten Ihrer Entwicklung optimieren. Qualität und Zuverlässigkeit Bei der Verwendung effektiver Simulations- und Verifikations-Techniken können Sie die ordnungsgemäße Funktion des Bausteins einfach, sicher und schnell nachweisen. Die höhere Qualität Ihrer Entwicklungen kann die Änderungs-/Reparatur-/ und Pflege-Kosten entscheidend verringern. Einsparung von Zeit und Geld Die Teilnahme an PLC2-Workshops ist eine Investition, die sich bereits nach der ersten FPGA/CPLD Entwicklung bezahlt macht. Wegen der kurzen zur Verfügung stehenden Zeitdauer, vermitteln die PLC2-Workshops das Wissen in einer fokussierten und konzentrierten Form. Die durchgeführten Übungen stellen sicher, dass erlernte Vorgehensweisen praktisch angewendet werden und damit im Gedächtnis haften bleiben. Der Workshopteilnehmer wird ein VHDL- und XILINX-Experte und steht damit auch anderen Mitarbeitern im Hause zur Verfügung. Bei der Teilnahme an einer PLC2-Veranstaltung in Ihrer Nähe oder bei der Durchführung einer In-House Schulung bei Ihnen vor Ort können die Reisekosten gesenkt werden. Übungen am Laptop/PC Es werden bei allen Workshops praktische Übungen durchgeführt, um das Erlernte zu vertiefen. In der Regel steht jedem Teilnehmer ein Laptop oder PC während des Workshops dafür zur Verfügung.

www 5 plc2.de

Ihre Vorteile

Kontakt

Referenten Die Referenten haben eine mehr als zehnjährige Erfahrung in Entwicklung und Ausbildung. Sie sind unter anderem von XILINX besonders geschult und ausgebildet worden, um ihr Wissen den Workshopteilnehmern effizient und kompetent zu vermitteln.

Anmeldung In der Mitte des Heftes befindet sich ein Antwortfax. Kopieren oder trennen Sie es heraus und faxen es an die angegebene Faxnummer. Unter www.plc2.de können Sie sich auch online anmelden. Zertifikate Als Bestätigung für die Teilnahme an einem unserer Workshops erhält jeder Teilnehmer ein PLC2-Zertifikat, das vom Referenten unterschrieben wird.

Schulungsunterlagen Jeder Workshopteilnehmer erhält einen kompletten Satz speziell ausgearbeiteter Schulungsunterlagen, die auch später als Nachschlagewerke genutzt werden können. Die Schulungsunterlagen werden ständig überprüft, sowie an Veränderungen angepasst und sind daher immer „up-to-date“.

Informationen Im Internet sind wir unter www.plc2.de zu finden. Dort erhalten Sie Auskunft über aktuelle Terminänderungen, sowie Neuerungen in unserem Workshop- und Seminarangebot.

So finden Sie uns! UMKIRCH

OPFINGEN WALTERSHOFEN

OPFINGEN

Ausfahrt Freiburg Mitte

FREIBURG

TIENGEN Ausfahrt Freiburg Süd

TIENGEN  Autobahn A5 Frankfurt Richtung Basel  Autobahnausfahrt 63 Freiburg-Süd  Nach 300 m erste Möglichkeit rechts auf schmale Straße abbiegen  Nach ca. 500 m Ortsschild Tiengen

 200 m nach Ortsschild wieder rechts einbiegen  Nächste Möglichkeit links in den Hugstmattweg einbiegen  Nach ca. 150 m auf der linken Seite ist das Firmengebäude

www 6 plc2.de

Zentrale PLC2 – Programmable Logic Competence Center GmbH Hugstmattweg 30 · 79112 Freiburg-Opfingen Telefon: 0 76 64 9 13 13-0 · Fax: 0 76 64 9 13 13-99 e-mail: [email protected] Büro Frankfurt PLC2 – Programmable Logic Competence Center GmbH Dipl.-Ing. Ernst Wehlage · Wilhelm-Leuschner-Str. 9 · 64853 Otzberg Telefon: 0 61 62 96 21 14 · Fax: 0 61 62 96 21 15 e-mail: [email protected]

www 7 plc2.de

Unser Dienstleistungsangebot n Veranstaltungsablauf

n PLC2-PowerWorkshops

Beginn: 9.00 Uhr, Ende: 17.00 Uhr

Neben Veranstaltungen in Tagungshotels bietet PLC2 im Ausbildungszentrum Freiburg eine besondere Workshopreihe an. Unter der Bezeichnung „POWERWORKSHOPS“ erhalten die Kursteilnehmer eine besonders praxisorientierte Ausbildung. Die PLC2-Power-Workshops dauern jeweils 5 Tage. Die Teilnehmer arbeiten mit PCs und EvaluationBoards unter der Anleitung und Aufsicht erfahrener und kompetenter PLC2-Mitarbeiter. Dabei werden komplexe Aufgabenstellungen implementiert und die Funktionalität mit Hilfe der Simulation und des Evaluation-Boards nachgewiesen. Für die Unterbringung stehen beschauliche Hotels und Pensionen in unmittelbarer Nähe unseres Firmengebäudes zur Verfügung. Genießen Sie nach einem anstrengenden Workshoptag die „Badische Küche“ oder auch die Weine vom Tuniberg. Ein Streifzug in die nahe gelegene City von Freiburg ist ebenso empfehlenswert, wie die Landschaft um Freiburg herum.

n Seminare Mit dem XILINX Distributor Silica bieten wir kostenfreie Informations-und Update-Seminare an. Gerne beraten wir Sie auch bei der richtigen Wahl eines Seminars. Informationen dazu ab Seite 104.

n PLC2-Workshops PLC2 ist ein autorisiertes XILINX Design- und Trainingszentrum, das auf die Entwicklung, Schulung und Beratung im Einsatzbereich der XILINX FPGAs und CPLDs spezialisiert ist. Während unserer regelmäßig stattfindenden Workshops schulen wir die Anwender sowohl in der Designmethodik als auch in der Architektur der neuesten Bausteine bzw. in der physikalischen Implementierung und der Designverifikation. Im Rahmen dieser Workshops wurden bereits mehr als 5000 Entwickler im Einsatz der FPGA/CPLD Technologie geschult. Durch unsere enge und jahrelange Zusammenarbeit mit der Fa. XILINX sind wir immer auf dem neuesten Stand der Technologie. Neben den speziell auf XILINX FPGA/CPLD ausgerichteten Workshops haben wir auch Kurse im Programm, die für alle VHDL Anwender konzipiert sind. In den entsprechenden PLC2-Workshops aus dem Bereich der Methodik wie z.B. „Compact VHDL“ oder „Advanced VHDL Verification“ werden Ihnen die Syntax und Befehle der Hardware-Beschreibungssprache VHDL vermittelt, unabhängig von der Technologie, die Sie einsetzen wollen.

n In-House-Schulungen Auch die Durchführung von In-House-Schulungen mit flexiblen und von den bestehenden Modulen abweichenden Inhalten gehört zu unseren Schwerpunkten. Dabei können die Inhalte der Standard-Schulungen auf die besondere Situation oder auf den besonderen Bedarf hin angepasst werden. Neben der theoretischen Ausbildung können dabei die Anwender bereits während der In-House-Schulung projektspezifische Aufgabenstellungen bearbeiten und somit ihre Einarbeitungszeit entscheidend verkürzen. In-House-Schulungen sind Schulungen, die direkt vor Ort bei Ihnen in der Firma durchgeführt werden. Dies ist vor allem dann sinnvoll wenn Sie mehrere Entwickler haben, die zum gleichen Zeitpunkt oder aufgrund des selben Projektes geschult

www 8 plc2.de

Unser Dienstleistungsangebot werden müssen. Die Inhalte können sehr flexibel auf Sie abgestimmt werden, so erreichen Sie eine effektive Weiterbildung, die nur die Sektoren beinhaltet, welche wirklich relevant sind. Ab Seite 10 haben wir für Sie eine neue, nach Themenbereichen gegliederte Modulübersicht zusammengestellt, anhand derer Sie sich genau die In-House Schulung zusammenstellen können, die Sie benötigen. Neben den Schulungsunterlagen bringen wir alle zur Durchführung der Schulung benötigten Werkzeuge wie Laptops, Beamer sowie Evaluationboards bei Bedarf mit. n Training-on-the-Job Als eine besondere Form der In-House-Schulung können wir Ihnen darüber hinaus „Training-on-theJob“ anbieten. Dabei unterstützen wir Sie bei Ihnen vor Ort bei der Entwicklung Ihrer Projekte. Neben der theoretischen Ausbildung durch einen unserer erfahrenen Referenten werden gleichzeitig aktuelle Aufgabenstellungen bearbeitet und Lösungswege erarbeitet. Durch diese Art des Trainings lernen Sie mit dem aktuellen Projekt und sparen gleichzeitig Arbeitszeit.

n Designdienstleistungen Neben den PLC2-Workshops und Seminaren bieten wir zusätzlich Designdienstleistungen für unsere Kunden an. Dabei ist die Schnittstelle zum Auftraggeber flexibel gestaltet, so dass ausgehend von einem Pflichtenheft oder einer Spezifikation, komplette Bausteine oder einzelne Submodule implementiert werden können. Profitieren Sie von unserer Flexibilität und Erfahrung in der Entwicklung komplexer Systeme. n XILINX Training Credits , TCs Sie können die XILINX Kurse bei PLC2 auch mit sogenannten Training Credits (TCs), die Sie über ein XPA von XILINX bezogen haben, bezahlen. Die Abrechnung der TCs mit XILINX übernimmt PLC2, d.h. Sie haben keinerlei administrativen Aufwand. Sie melden sich lediglich bei PLC2 zu einer Schulung an, wir prüfen den Stand Ihrer noch vorhandenen TCs bei XILINX und bestätigen Ihnen Ihre Teilnahme entsprechend. Sollten Sie nicht mehr genügend TCs für einen Kurs haben, kann die Differenz selbstverständlich auch durch Zuzahlung beglichen werden.

n Coaching Sie stehen mitten in Ihrer Entwicklung, doch dann tauchen Probleme auf: die Software steigt aus, das Timingverhalten stimmt nicht, die Simulation läuft nicht – es können noch weitere unerwartete Probleme auftauchen. Buchen Sie einen unserer Mitarbeiter, er wird Lösungen ausarbeiten und Ihr Design voran bringen.

Abgekündigte Bauelemente? Sollten Sie Lieferschwierigkeiten mit abgekündigten Bauelementen haben so helfen wir Ihnen gerne weiter. Alles was wir dafür brauchen ist die Typenbezeichnung/Datenblatt des Bausteins. Unsere Spezialisten implementieren diese Funktion in einer dafür geeigneten CPLD- oder FPGA-Technologie. Selbstverständlich können noch andere von Ihnen gewünschte Funktionen zusätzlich mit in das CPLD/FPGA integriert werden.

www 9 plc2.de

PLC2 In-House Modulübersicht Um unseren Kunden möglichst hohe Flexibilität bei der Zusammenstellung der Schulungsinhalte zu ermöglichen, haben wir unser Schulungsangebot in einzelne überschaubare Module gegliedert, die in beliebiger Reihenfolge und Zahl miteinander kombiniert werden können. Die Module sind in einzelne Hauptbereiche zusammengefasst. Da wir regelmäßig unser Schulungsangebot erweitern, können Sie sich über unser aktuelles Angebot auf unserer Homepage informieren. Auch von den bestehenden Modulen abweichende Themen sind auf Anfrage möglich! FPGA n Schaltungstechnik – – – – – – –

Entwurf digitaler kombinatorischer Systeme Entwurf digitaler sequentieller Systeme Arithmetische Grundschaltungen Sequentielle Schaltwerke (State Machines FSM) Zahlendarstellung Grundschaltungen (Codewandler, Detektoren, Encoder, Decoder) Meta Stabilität und Synchronisationsschaltungen

n Silicon – – – – – – – – – – –

CoolRunner CPLDs FPGA Overview General FPGAs der 7-Series CLB Architecture Slice Flip-Flops Memory Resources DSP Resources I/O Resources Clocking Resources Memory Controllers Dedicated Hardware

n VHDL – – – – – – – – – – – – – – – – – – –

Introduction to VHDL Modeling with VHDL VHDL Operators Structural Modeling Concurrent and Sequential Statements Processes The VHDL Test Bench Concept VHDL Type Concept Generics Finite State Machines Subprograms Review of Basic VHDL Loop Statements Attributes: More Information about Objects Define your own Packages VHDL Build-In Packages Text I/O with VHDL The Build-In Timing Model Modeling external Components

– – – – – – –

Overview Assertion Based Verification File I/O with VHDL Generating the Stimulus Checking the Behaviour Designing re-usable Components Configuration and IP-Cores HDL Coding Techniques

n Verilog – – – – – – – – – – – – –

Hardware Modeling Overview Verilog Language Concepts Modules and Ports Introduction to Testbenches Verilog Operators and Expressions Data-Flow Level Modeling Verilog Precedural Statements Controlled Operation Statements Verilog Tasks and Functions Advanced Language Concepts Finite State Machines Targeting XILNX FPGAs Advanced Verilog Test Benches

n TCL/TK – – –

TCL/TK Overview TCL/TK Event-Driven Programming TCL/TK Integration with C/C++

n PlanAhead – – – – – – – – – – – – – – – –

PlanAhead Software Benefits and Features Overview I/O Pin Planning CORE Generator Software Integration Static Timing Analysis with the PlanAhead Software Project Navigator Integration with the PlanAhead Software PlanAhead Software Review Design Development and Analysis Placing Dedicated Resources Introduction to Pblocks Floorplanning Techniques Floorplanning Case Studies Design Preservation with Partitions Debugging with the ChipScope Pro Tool Tcl Scripting in the PlanAhead Software Team Design Routing Optimization in Virtex-6 Devices

www 10 plc2.de

PLC2 In-House Modulübersicht n Vivado – – –

– – –

Vivado High Level Synthesis HLS Vivado Timing Constraints Vivado Physical Constraints

– – – –

n ChipScope n Partial Reconfiguration

Transceiver Implementation Transceiver Board Design (PCB, Power, Signal Interfacing) Transceiver Signal Integrity (Basics, Simulation, Link Estimation) Transceiver Test & Debugging Physical Link Optimization (PMA layer options and tools) Practical Example Designs / Labs on Real Hardware Transceiver Applications (Protocols, Standards, Examples)

n Software Options for Optimizations

n High-Speed Memory Interfacing

n Timing Constraints

– – – – – – –

– – – –

Timing Budget of digital circuits Basic Constraints Advanced Constraints XDC Constraints

CONNECTIVITY – – – – – – – – – – – – –

General Introduction to SI Problems Transmission Lines SI-Models and Tools Reflection Crosstalk Connectivity Kits - Connectivity Targeted Reference Design Overview Introduction to SelectIO Connectivity Introduction to High-Speed Connectivity (Transceiver, Memory, PCIe) SI System Analysis – General SI System Analysis – Memory Interfaces SI System Analysis – Serial Transceivers Power Integrity – Basics Power Integrity – Advanced

n PCI Express

– – –

Memory Devices Memory Controller (all Families) FPGA Resources for Memory Interfaces Memory Interface Design Memory Interface Simulation Memory Interface Implementation Memory Interface Board Design (PCB, Power, Signal Interfacing) Memory Interface Signal Integrity Analysis Memory Interface Test and Debugging Practical Example Designs / Labs on Real Hardware

n FPGA Board Design – – – – – – – –

FPGA Requirements and Limitations for Board Design Clocking Concepts and Realizations Signal Interfacing Options and Realizations (SelectIO domain) High-Speed Signal Interfacing Options and Realizations (transceiver domain) Configuration Board Design FPGA Power Supply – Requirements and Solutions PCB Details for Board Planning / Design Process FPGA Thermal Design

EMBEDDED n Embedded Design

– – – – – – – – – – – – –

Introduction to the PCIe Architecture Review of the PCIe Protocol PCIe and the CORE Generator Interface Simulating a PCIe System Design Connecting Logic to the Core - AXI Interface Packet Formatting Details Endpoint Application Considerations Application Focus: DMA Virtex-6 FPGA Root Port Compliance and Debugging Interrupts and Error Management Mechanicals, Hot Plus and Power Connecting Logic to the Core - Local Link

n

Serial Transceiver (general or transceiver / family specific)

– – – –

Transceiver Overview Basic Transceiver Principles (PCS Domain) Transceiver Design Transceiver Simulation

– – – – – – – – – – – – – –

AXI IP Interface Overview PicoBlaze Controller MicroBlaze Controller Zynq Controller Zynq for HW Designer Zynq for SW Designer XPS Hardware Design Flow SDK Software Design Flow Creating Hardware Peripherals in XPS Creating Software Drivers for User Peripherals Linux for MicroBlaze: PetaLinux Embedded Open Source Linux Embedded C/C++ für ZYNQ C/C++ Primer für ZYNQ

DSP – – –

Matlab and Simulink for Xilinx System Generator Xilinx System Generator Design Flow Hardware Co-Simulation using Xilinx System Generator

www 11 plc2.de

Easy Start

Oszilloskope von Agilent – von extrem preiswert bis extrem leistungsstark

InfiniiVision 2000 & 3000 X-Serie

Infiniium 90000 Q-Serie

Die neue Infiniium 90000 Q-Serie Das schnellste Echtzeit-Oszilloskop mit 63 GHz Bandbreite

Egal, ob Sie das weltweit schnellste Echtzeit-Oszilloskop mit höchster Messgenauigkeit oder eher etwas Bodenständiges benötigen – die Oszilloskope von Agilent überzeugen in jeder Kategorie. Deshalb verlassen sich anspruchsvolle Entwickler auf Agilent – den am schnellst wachsenden Anbieter von Oszilloskopen seit 1997. Wie Sie, arbeiten wir an der Zukunft.

That’s thinking ahead. That’s Agilent.

Zur 90000 Q-Serie

http://goo.gl/u5lS5

© 2012 Agilent Technologies, Inc.

Zum schnellsten Echtzeit Echtzeit-Oszilloskop Oszilloskop www.agilent.com/find/Agilent90000QSeries

Deutschland: 07031 464 6333

Die PLC2 Easy Start Reihe Mit der Easy Start Reihe bietet PLC2 GmbH schon seit Jahren ein besonderes Schulungskonzept an. Diese Schulungsreihe wurde entwickelt um gerade die Neulinge unter den FPGA Anwendern gezielt beim Einsatz der FPGA Technik unterstützen zu können. Dabei haben die Teilnehmer die Möglichkeit unter sachkundiger und professioneller Anleitung eigene FPGA Projekte zu realisieren und damit die ersten Schritte in Richtung selbständiger Entwicklung komplexer FPGAs zu gehen. Der Schwerpunkt dieser Reihe ist die praktische Arbeit mit modernen FPGAs und weniger die Theorie. Dazu wird auf weitergehende Schulungen aus dem PLC2 Schulungsangebot verwiesen. Der Workshop Easy Start FPGA beleuchtet die grundlegende Vorgehensweise bei der Entwicklung der FPGAs. Hier findet der Teilnehmer alle notwendigen Informationen um mit einer FPGA Entwicklung zu beginnen. Der Workshop Easy Start Connectivity konzentriert sich auf den Aufbau von Netzwerken / Übertragungsstrecken mit Hilfe von FPGAs . Hier findet der Teilnehmer alle notwendigen Informationen rund um SERDES, Multi- Gigabit-Übertragungen sowie PCI Express um mit der Entwicklung einer Übertragungsstrecke zu

Easy Start Reihe

beginnen. Der Workshop Easy Start DSP vermittelt dem FPGA Neuling das notwendige Wissen zur Implementierung von DSP Funktionen in XILINX FPGAs. Hier lernt der Teilnehmer wie digitale Signalverarbeitungsstrukturen mit Hilfe von Matlab / Simulink und dem XILINX System Generator realisiert werden. Der Workshop Easy Start Embedded führt den FPGA Designer in die Welt des Embedded Designs. Hier wird gezeigt wie komplexe Embedded Anwendungen im FPGA realisiert werden können. Der Workshop Easy Start Embedded for ZYNQ Systems führt den Neuling in die Welt der Embedded Applikationen unter ZYNQ ein. Der Workshops Easy Start File I/O behandelt die File Ein/Ausgabe während der VHDL basierenden Simulation. Die Anmeldegebühr zu einem der oben genannten Workshops aus der Easy Start Reihe (mit Ausnahme von Easy Start File I/O ) beinhaltet ein komplettes XILINX Design System inklusive einem XILINX Spartan6 Evaluation Board. Jeder Teilnehmer erhält in seinem „Easy Start“ Paket neben den Schulungsunterlagen auch die Dokumentation für alle im Workshop durchgeführten Übungen inklusive Musterlösungen.

Seite

Easy Start FPGA Easy Start Connectivity Easy Start DSP Easy Start Embedded for MicroBlaze Processors Easy Start Embedded for ZYNQ Systems Easy Start File I/O (ohne Board)

14 15 16 17 18 19

www 13 plc2.de

Dauer (Tage) 2 2 2 2 2 1

Kosten € 1.550 o. TCs € 1.550 o. TCs € 1.550 o. TCs € 1.550 o. TCs € 1.550 o. TCs € 650 € o. TCs

Easy Start

Workshop Easy Start FPGA

Workshop Easy Start Connectivity

Der Workshop Easy Start FPGA beleuchtet die grundlegende Vorgehensweise bei der Entwicklung der FPGAs. Hier findet der Teilnehmer alle notwendigen Informationen um mit einer FPGA Entwicklung zu beginnen. Nach einer kurzen Einführung in die Schaltungstechnik und den Entwicklungsvorgang der FPGAs konzentriert sich der Workshop auf die Synthese / Simulation sowie die Implementierung und die Inbetriebnahme der FPGAs. Der Schwerpunkt des Workshops liegt auf der Realisierung von FPGA Projekten. Für eine erfolgreiche FPGA Implementierung benötigt der Anwender ein grundlegendes Verständnis für die FPGA Schaltungstechnik, die Beschreibung und Synthese mit VHDL sowie die FPGA Verifikation. Auch muss ein grundlegendes Verständnis der FPGA Technologie vorhanden sein. Im Rahmen dieses Workshops werden verschiedene in der Praxis an-

So schwierig kann das doch nicht sein! – Ist es auch nicht! Wir zeigen Ihnen, wie es geht. Schnelle parallele Interfaces, Multi-Gigabit-Übertragungsstrecken und PCI Express-Systeme werden in diesem Workshop von ihrer einfachen Seite dargestellt und erläutert. Die Betonung liegt hier auf der praktischen Umsetzung und Anwendung. An Theorie wird nur das absolut notwendige Minimum besprochen. Stattdessen werden Ansätze diskutiert, designed und per Simulation verifiziert. Im Bereich der parallelen Interfaces wird im Besonderen das Arbeiten mit den SERDES-Komponenten und der Bitslip-Funktion betrachtet. Den nächsten Schritt stellt die Erzeugung und Implementierung einer Mulit-GigabitÜbertragungsstrecke dar. Selbstverständlich wird dieses System auch simuliert werden. Den Abschluß bildet das Design eines PCI Express Systems, welches wiederum zunächst als Core-Zelle erzeugt, simuliert und implementiert wird.

zutreffenden Aufgabenstellungen beispielhaft vorgestellt und gelöst. Die ordnungsgemäße Funktion der FPGA Entwicklungen wird sowohl mit Hilfe der Simulation als auch real mit dem Evaluation Board nachgewiesen. Eine noch tiefergreifende Wissensvermittlung finden Sie auch in den PLC2 Workshops Professional FPGA oder Expert FPGA. Anwendbare Technologien XILINX FPGAs Voraussetzungen keine Dauer und Kosten 2 Tage, € 1.550,- netto pro Teilnehmer inklusive XILINX Evaluation Board mit Musterlösungen sowie Schulungsunterlagen, Pausengetränken und Mittagessen

Agenda Einführung in den FPGA Entwicklungsvorgang n Design Entry n Simulation n Synthese n Implementierung n Programmierung n Übungen

Interne Taktstrukturen mit DCM / PLLs n Taktnetze n Clock Management gement MMCM n MMCM Betriebsarten n Übungen

FPGA Schaltungstechnik n Kombinatorische Schaltungen n Getaktete Schaltungen n Asynchrone / synchrone Schaltungen n Implementierung von Taktstrukturen n Design Richtlinien n Übungen

Steuerungen implementiert mit State Machines n Überblick FSMs n Kodierung von State Machines n Übungen n Schaltungssimulation mit VHDL n Das VHDL Test Bench Konzept n Das VHDL Timing Modell n Erzeugung der Stimuli n Übungen

Schaltungssynthese mit VHDL n Das VHDL Sprachkonzept n Der VHDL Prozess n Beschreibung kombinatorischer Schaltungen n Beschreibung getakteter Schaltungen n Übungen

Implementierung von internen Datenspeichern n Deklaration von multidimensionalen Arrays n Der Coding Style n Realsierung der Speicher mit dem Core Generator n Übungen

www 14 plc2.de

Dieser Workshop erhebt keinen Anspruch auf eine erschöpfende Vermittlung von Detailwissen sondern vielmehr auf Darstellung von globaleren Prinzipien. Die Übungsmateralien sowie das XILINX Evaluation Board inklusive erarbeiteter Lösungen können von den Teilnehmern mitgenommen werden. Anwendbare Technologien aktuelle FPGA-Technologien Voraussetzungen Easy Start FPGA und Grundkenntnisse in VHDL Anwendungskenntnisse im XILINX Design Flow Grundkenntnisse in der FPGA Technologie Dauer und Kosten 2 Tage, € 1.550,- netto pro Teilnehmer inklusive XILINX Evaluation Board mit Musterlösungen sowie Schulungsunterlagen, Pausengetränken und Mittagessen

Agenda Erstellung eines parallelen Interfaces n XILINX Primitives I/O BUF ISERDES, OSERDES IODELAY n Word Alignment (Bitslip) n Simulation n Core Generator Multi-Gigabit-Transceiver Interface n Erzeugung mit Core-Generator n Wichtige Optionen n Wichtige Interface-Signale n Einbinden der Corezelle n Simulation einer Anwendung n Implementierung

PCI Express n Erzeugung mit CoreGenerator n Wichtige Optionen ptionen n Wichtige Interface-Signale n Einbinden der Corezelle n Simulation einer Anwendung n Implementierung Diverse Übungen unterstützen beim Lernen

www 15 plc2.de

Easy Start

Workshop Easy Start DSP Der Workshop Easy Start DSP vermittelt dem FPGA Neuling das notwendige Wissen zur Implementierung von DSP Funktionen in XILINX FPGAs. Hier lernt der Teilnehmer wie digitale Signalverarbeitungsstrukturen mit Hilfe von Matlab / Simulink und dem XILINX System Generator realisiert werden. Nach einer kurzen Einführung in die Matlab / Simulink Entwurfsumgebung beginnt der Teilnehmer bereits mit der Implementierung seiner DSP Funktionen. Schrittweise werden alle wichtigen Möglichkeiten des XILINX System Generators erarbeitet und demonstriert. Wegen der starken praxisbezogenen Ausrichtung werden die Applikation nicht nur simuliert sondern auch auf dem Evalution Board durch unterstützende Simulink CoSimulation in der Praxis getestet. Eine noch tiefgreifendere Wissensvermittlung finden Sie

auch im PLC2 Workshop DSP Design using System Generator oder Expert DSP Design using System Generator als alternative Angebote. Anwendbare Technologien XILINX FPGAs Voraussetzungen Easy Start FPGA bzw. Grundkenntnisse in VHDL Anwendungskenntnisse im XILINX Design Flow Grundkenntnisse in der FPGA Technologie Dauer und Kosten 2 Tage, € 1.550,- netto pro Teilnehmer inklusive XILINX Evaluation Board mit Musterlösungen sowie Schulungsunterlagen, Pausengetränken und Mittagessen

Agenda Multi Rate Systemss n Data Rate Conversion n Clocks and Enable n HDL Architecture n Lab: Multi Rate Design

Matlab Introduction n Basic Matlab Functions n Simulink Basics n Labs using Matlab Simulink XILINX System Generator n Toolset n Datatypes n Lab: Multiplier, Adder and MACs ISE Project Management n Clocking Schemes n Vhdl Interfacing n Lab: ISE Project Management with SG

Digital Filter Design n MAC Filter n FIR Filter n IIR Filter n FDA Tool n Lab: Filter Design using DSP48

Toolbox of Systemgenerator n Look into the XILINX Blockset n M-Code for Controlling n Lab: ISE Project Management with SG

Design Analysis n Timing Analysis n Performance Improvements n Lab: Performance Improvement

Memories in SG n RAMs, ROMs, Fifos n Shared Memories n Lab: Different Types in one RAM n Lab: FIFO Design using Shared Memory

Tool Integration n ISE + EDK + SG n Lab: MicroBlaze with DSP Co-Processor

www 16 plc2.de

Workshop Easy Start Embedded for MicroBlaze Processors Der Workshop „Easy Start Embedded for MicroBlaze Processors“ führt den FPGA Designer in die Welt des Embedded Designs. Hier lernt der Teilnehmer wie komplexe Embedded Anwendungen im FPGA realisiert werden können. Nach einer kurzen Einführung in die Architektur des XILINX MicroBlaze soft-core Prozessors beginnt der Teilnehmer mit der Implementierung seiner Embedded Anwendung. Der Schwerpunkt des Workshops liegt auf der Projektierung von Embedded Projekten mit dem MicroBlaze Controller und der dazugehörigen EDK/SDK Toolsuite. Jeder Teilnehmer wird in den zwei Tagen alle wichtigen Schritte der Entwicklung am eigenem FPGA Board durchführen: Hardware Plattform Generierung mit Wizzard- Unterstützung, inkrementelle Hardware Ergänzungen sowie Software Library Generierung und Einbindung. Der Anwender lernt auch Software Applikationen unter der SDK zu erstellen und zu debuggen. Es

werden verschiedene Hardware Plattformen erstellt und mit C-Applikationen in Betrieb genommen. Eine noch tiefergreifende Wissensvermittlung finden Sie auch im PLC2 Workshop „Embedded Systems Design“ und „Embedded Systems Software Design“ als alternative Empfehlung. Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlagenkenntnisse von Embedded Controllern Grundlagenkenntnisse FPGA Technologie Grundlagenkenntnisse Programmiersprachen VHDL und C Dauer und Kosten 2 Tage, € 1.550,- netto pro Teilnehmer inklusive XILINX Evaluation Board mit Musterlösungen sowie Schulungsunterlagen, Pausengetränken und Mittagessen

Agenda n n n n n n n n n n

Einführung MicroBlaze Architektur Praxis Einführung Eclipse SDK Praxis Einführung Hardwareerweiterungen unter XPS Praxis Einführung Grundlagen Debugging Praxis Einführung Interrupts Praxis

www 17 plc2.de

Easy Start

Workshop Easy Start File I/O Workshop Easy Start Embedded for ZYNQ Systems Der Workshop „Workshop Easy Start Embedded for ZYNQ Systems“ führt den FPGA Designer in die Welt des Embedded Designs im Zusammenhang mit der neuen ZYNQ-7000 All Programmable SoC Technologie. Hier lernt der Teilnehmer wie komplexe Embedded Anwendungen für den ZYNQ Baustein realisiert werden können. Nach einer kurzen Einführung in die Architektur des ZYNQ-7000 Bausteins beginnt der Teilnehmer mit der Implementierung seiner Embedded Anwendung. Der Schwerpunkt des Workshops liegt auf der Projektierung von Embedded Projekten mit der neuen ZYNQ Plattform und der dazugehörigen EDK/SDK Toolsuite. Jeder Teilnehmer wird in den zwei Tagen alle wichtigen Schritte der Entwicklung mit Hilfe eines Evaluierungsboards durchführen: Hardware Plattform Generierung mit WizzardUnterstützung, inkrementelle Hardware Ergänzungen sowie Software Library Generierung und Einbindung. Der Anwender lernt auch C-Applikationsprojekte unter der SDK zu erstellen und zu debuggen. Es werden verschiede-

ne Hardware Plattformen erstellt und mit verscheidenen Software Applikationen in Betrieb genommen. Eine noch tiefergreifende Wissensvermittlung finden Sie auch im PLC2 PowerWorkshop „Professional ZYNQ“, sowie in den 3-Tages Varianten „Compact ZYNQ for Hardware Designers“ und „Compact ZYNQ for Software Designers“ als alternative Empfehlung. Anwendbare Technologien XILINX ZYNQ-7000 All Programmable SoCs Voraussetzungen Grundlagenkenntnisse von Embedded Controllern Grundlagenkenntnisse FPGA Technologie Grundlagenkenntnisse Programmiersprachen VHDL und C Dauer und Kosten 2 Tage, € 1.550,- netto pro Teilnehmer inklusive XILINX Evaluation Board mit Musterlösungen sowie Schulungsunterlagen, Pausengetränken und Mittagessen

Agenda n n n n n n n n

Zynq-7000 All Programmable SoC Architecture Basics EDK Overview and Wizards Lab: Hardware Construction Using the Processor Configuration Wizard Software Development using SDK Lab: Adding and Downloading Software Adding Hardware to an Embedded System Lab: Adding IP to a Hardware Designing a Custom AXI Peripheral Using the IPIC Interface

n

n n n n n n

Lab: Building g Custom AXI IP for an Embedded System Adding Custom IP to the Embedded System Lab: Integrating a Custom Peripheral Interrupts Lab: Software Interrupts Application Debugging Lab: Debugging

www 18 plc2.de

Textdateien im Zuge der Simulation einzulesen oder auch, z.B. als Logfile, zu erzeugen, ist eine oft elegante und gleichzeitig sehr mächtige Verifikationsmethode. Bei der Verwendung als Speicher von Stimuli liegen die Vorteile auf der Hand: Leicht nachvollziehbar, sehr gute Wiederholbarkeit, auch komplexe Stimuli sind ohne komplizierte Gleichungen oder Konstellationen realisierbar. Die Speicherung von Simulationsergebnissen als Referenz für nachfolgende Verifikationen, z.B. für automatische Vergleicher, kann ebenfalls von hohem Wert sein. Das Arbeiten mit Textdateien repräsentiert dabei noch lange nicht das Ende der Fahnenstange. Interaktive Testbenches können den Anwender über die Konsole nach zusätzlichen Parametern fragen. Nicht zuletzt kann auch mit Binärdateien gearbeitet werden – sowohl schreibend als auch lesend. So können unter anderem Dateien im Bitmap-Format zur Kontrolle des Bildverarbeitungsalgo-

rithmus gelesen bzw. geschrieben werden. Bei der Bildauswertung können auf diese Art Pixelfehler sehr viel leichter festgestellt werden. Auch für die Synthese kann File I/O interessant sein: z.B. für die Initialisierung von FPGA-internen Speicherinhalten. Dies gilt sowohl für Block- als auch DistributedRAM. Anwendbare Technologien alle (von Technologie unabhängig) Voraussetzungen Grundkenntnisse VHDL (wie z.B. in „Compact VHDL“ oder „Professional VHDL“ vermittelt) Dauer und Kosten 1 Tag, € 650,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagsessen

Agenda Specific Packages n TEXTIO - Data Types - Predefined File Handels - Procedures n STD_LOGIC_TEXTIO - Procedures Writing Text to n Files n Simulator Console Reading Text from n Files n Keyboard

Binary File I/O n Declare File Types - Integer based - Character based n Writing Binary Files n Reading Binary Files Miscellaneous n Implicit vs. Explicit File Opening n File Open Mode/ Status n ASSERT Statement for Text Output PC based lab exercises

www 19 plc2.de

FPGA SOLUTIONS Mars ZX3 SoC Modul

Mercury KX1 FPGA Modul

ƒ Xilinx Kintex™-7 FPGA ƒ High-performance DDR3 SDRAM ƒ Leistungsstark, bedienungsfreundlich Cypress EZ-USB® FX3™-basiert USB 3.0 Device Interface ƒ PCIe 2.0 x4 Endpoint ƒ Dual Gigabit Ethernet Ports ƒ Kleiner als eine Kreditkarte (72 x 54 mm)

ƒ Xilinx® Zynq™-7000 All Programmable SoC (Dual Cortex™-A9 + Xilinx Artix™-7 FPGA) ƒ DDR3 SDRAM + NAND Flash ƒ Gigabit Ethernet + USB 2.0 OTG ƒ SO-DIMM Form-Faktor (68 x 30 mm)

FPGA Manager FX3 USB 3.0

Universal Drive Controller IP Core

ƒ Plug and Play USB 3.0 FPGA Kommunikation ƒ 300+ MB/s Datenrate via Cypress EZ-USB® FX3™ Device-Kontroller ƒ AXI-MM und AXI-Stream Schnittstellen auf dem FPGA ƒ Applikationsentwicklung in C, C++, C#, VB.net, MATLAB, Simulink und LabView ƒ Volle Integration in Xilinx ISE/Vivado Platform Studio ƒ Auch erhältlich für PCI Express und Gigabit Ethernet

ƒ Unterstützt DC, BLDC, 2- und 3-Phasen Schrittmotoren ƒ Strom-, Geschwindigkeits- und Positions-Regelung ƒ Feld-orientierte Regelung + Micro-Stepping ƒ Encoder und Resolver Schnittstellen ƒ Automatische Fehlerbehandlung und Logging ƒ Kleinster Ressourcenverbrauch und BOM Kosten

\ S 6\VWHP6SHFL²FDWLRQ g Hardware Design Enclustra unterstützt Sie mit FPGA Modulen, FPGA-optimierten IP Cores, Quick-Start Kits und FPGA Dienstleistungen aller Art.

Die PLC2 „How to Design ...“ Reihe Mit der „How to Design …“ Reihe bietet PLC2 GmbH ein neues Schulungskonzept an. In dieser Reihe werden ausgesuchte Themenbereiche anhand von TRDs (Technical Reference Designs) explizit und ausführlich behandelt. Das ist besonders für Anwender interessant die für ihre Projektarbeit ein spezielles Fachwissen über ein ganz spezifisches Thema benötigen. Dadurch entfällt für Ihn die Notwendigkeit eine mehrtägige Schulung zu besuchen die diese Thematik möglicherweise nur als einen Teilaspekt behandelt. Der Workshop „How to Design a XILINX Connectivity System in 1 Day“ konzentriert sich auf den Aufbau von Netzwerken / Übertragungsstrecken mit Hilfe von FPGAs. Hier findet der Teilnehmer alle notwendigen Informationen rund um Multi-Gigabit-Übertragungen sowie z.B. PCI Express und kann daher unmittelbar mit seiner FPGA Entwicklung beginnen. Der Workshop „How to Design a XILINX Digi-

tal Signal Processing System in 1 Day“ vermittelt dem FPGA Neuling das notwendige Wissen zur Implementierung von DSP Funktionen in XILINX FPGAs. Hier lernt der Teilnehmer wie digitale Signalverarbeitungsstrukturen mit Hilfe von Matlab / Simulink und dem XILINX System Generator realisiert werden. Die Workshops „How to Design a XILINX Embedded MicroBlaze System in 1 Day“ und „How to Design a XILINX Embedded PicoBlaze System in 1 Day“ führen den FPGA Designer in die Welt des Embedded Designs ein. Hier lernt der Teilnehmer wie komplexe Embedded Anwendungen im FPGA realisiert werden können. Der Workshop „How to Design a XILINX Embedded ZYNQ System in 1 Day“ behandelt die Entwicklung von embedded Applikationen unter ZYNQ. Der Workshop „How to Design a High-Speed Memory Interface in 1 Day“ demonstriert die Entwicklung von Memory Controllern im FPGA.

“How to Design ...” Reihe

Seite

... a XILINX Connectivity System in 1 Day ... a XILINX Digital Signal Processing System in 1 Day ... a XILINX Embedded MicroBlaze System in 1 Day ... a XILINX Embedded PicoBlaze System in 1 Day ... a XILINX Embedded ZYNQ System in 1 Day ... a High-Speed Memory Interface in 1 Day

22 23 24 25 26 27

HDL Embedded Software yp Production Prototype

Wir sprechen FPGA. www 20 plc2.de

www.enclustra.com www 21 plc2.de

Dauer (Tage) 1 1 1 1 1 1

Kosten € 650 o. TCs € 650 o. TCs € 650 o. TCs € 650 o. TCs € 650 o. TCs € 650 o. TCs

How to Design

von

Workshop How to Design a XILINX Digital Signal Processing System in 1 Day

Dieser Workshop stellt eine Einführung in die Konzepte und Techniken zur Datenübermittlung über hochbitratige Übertragungsstrecken und deren Umsetzung im XILINX FPGA dar. Besonderes Augenmerk wird auf die grundlegenden Eigenschaften der Multigigabit-Übertragungsstrecken, der PCI Express-Technologie (PCIe), der Speicherinterfaces und der Ethernet MACs gelegt. Dieser Workshop soll nur Grundlagenwissen vermitteln. Daher wird die Theorie auf das unbedingt notwendige Minimum beschränkt. Für weitergehende und ergänzend vertiefende Informationen wird auf die jeweiligen Spezialschulungen verwiesen. Die Designbeispiele und Übungen entstammen dem Connectivity Target Reference Design (TRD). Zusätzlich steht eine auf IBERT (Integrated Bit Error Ratio Tester) basierende Übung zur Demonstration der Verwendung der MultiGigabit-Transceiver (MGT) bereit.

Der Workshop führt in die grundlegenden DSP Konzepte und Algorithmen ein, die auf XILINX FPGA Technologien implementiert werden können. Design Beispiele ergänzt mit praktischen Übungen vermitteln einen schnellen Einstieg in DSP Anwendungen wie Kommunikation, Übertragungstechnik, digitale Filterung und Bildverarbeitung. Analysen der FPGA Ressourcen, Optimierung von Leistung und Abtastraten werden elementar vermittelt und in praktischer Umsetzung gezeigt. Insbesondere DSP48-Slices spielen für die FPGA basierte Optimierung eine große Rolle. Anhand eines Technischen Referenz Designs (TDP) für einen High Speed Up/Down-Konverter wird die Realisierung eines DSP komplexen Algorithmus verständlich.

Anwendbare Technologien Aktuelle FPGA-Technologien Voraussetzungen Grundkenntnisse VHDL/ Verilog (wie z.B. in „Compact VHDL/ Verilog“ oder „Professional VHDL“ vermittelt) Erfahrung der Implementierung von FPGAs mit XILINX Tools Grundlagenverständnis der digitalen und analogen Schaltungstechnik Dauer und Kosten

Anwendbare Technologien aktuelle XILINX FPGA Familien, Schwerpunkt Virtex-6, Spartan-6 Voraussetzungen FPGA Grundkenntnisse Grundkenntnisse digitaler Signalverarbeitung Dauer und Kosten 1 Tag, € 650,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

1 Tag, € 650,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda n n

Agenda

n n

Connectivity Domain Solutions – Transceiver Overview n Introduction n Transceiver Basics n GTP Transceiver Overview n GTX Transceiver Differences n Transceiver Block Usage

Connectivity Domain Solutions – Memory Interfaces Overview n Introduction n Ethernet Basics n XILINX TEMAC Core n Ethernet MAC Core Usage n Further Ethernet IP Cores

Connectivity Domain Solutions – PCI Express Technology Overview n Introduction n PCIe Technology Basics n PCIe Block n PCIe Block Usage

AXI IP Interface Overview n Introduction n AXI Details n AXI Usage n Example AXI Systems and Subsystems

Connectivity Domain Solutions – Memory Interfaces Overview n Introduction n Memory Devices Overview n Memory Interface Design n Memory Interface Usage

In Übungen konstruieren Sie typische DSP Designs unter Anwendung der XILINX Entwicklungssoftware mit Simulation und Implementierung auf der Zielplattform.

n n

Workshop Overview Virtex-6 and Spartan-6 FPGA Architecture DSP Essentials System Generator Design Flow FFT Basics and Core Configuration Video and Imaging IP

Übungen n Lab: Introduction to System Generator using a Direct Digital Synthesizer (DDS) module n Lab: Digital Filter Implementations and FFT Design n Lab: DSP Targeted Design Platform n Lab: Video Processing and Shared Memory

Connectivity Kits – Connectivity Targeted Reference Design (TRD) Overview n Introduction n Connectivity in XILINX FPGAs n TRD Overview n Usage Options n ChipScope Pro Serial I/O Toolkit

www 22 plc2.de

www 23 plc2.de

How to Design

Workshop How to Design a XILINX Connectivity System in 1 Day

Workshop How to Design a XILINX Embedded PicoBlaze System in 1 Day

Der Workshop „How to Design a XILINX Embedded MicroBlaze System in 1 Day“ dient dazu – wie der Name schon sagt – dem Teilnehmer innerhalb eines Tages den gesamten Embedded MicroBlaze Design Flow mit den XILINX Entwicklungsumgebungen Embedded Development Kit (EDK) und Software Development Kit (SDK) zu zeigen. Mit Hilfe eines Embedded Target Reference Designs werden die Beispiele und Übungen durchgeführt. Der theoretische Teil besteht aus der Beschreibung der Tools, der Demonstration verschiedener IP Komponenten und der Definition des AXI Interfaces. Anschließend wird die Funktion des erstellten Designs mit einem Evaluation Board nachgewiesen. Dieser Workshop soll nur Grundlagenwissen vermitteln. Als Folgekurse sind die Workshops „Embedded Systems

Der PicoBlaze ist ein kostenloser soft-core 8 Bit RISC Prozessor der Firma XILINX. Er ist sehr einfach in ein Design zu implementieren und benötigt wenig FPGA Ressourcen. Aufgrund dieser Tatsachen wird der PicoBlaze Prozessor sehr häufig in FPGA Designs verwendet. Er ist zum Beispiel sehr gut zu Debug-Zwecken oder auch zur Analyse von jeglicher Art von Telegrammen geeignet. Der Workshop „How to Design a XILINX Embedded PicoBlaze System in 1 Day“ zeigt den Teilnehmer innerhalb eines Tages wie der XILINX PicoBlaze Prozessor in einem Design verwendet werden kann. Nach der Beschreibung der PicoBlaze Architektur wird auf die Assembler Programmierung eingegangen. Ergänzend dazu wird das Erstellen von selbst

Design“ und „Embedded Systems Software Design“ oder der PowerWorkshop „Professional Embedded Systems Design“ zu empfehlen. Anwendbare Technologien XILINX FPGAs Voraussetzungen Vertraut mit der XILINX ISE Entwicklungsumgebung Grundkenntnisse der Programmiersprache C HDL Basiswissen Basiswissen über Prozessor Systeme Dauer und Kosten 1 Tag, € 650,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda XILINX Embedded Processing Overview Building an Embedded Processor System in XPS n Software Development Using SDK n n

Embedded Processor IP Component Features n AXI Overview n MicroBlaze Reference Design Overview n

www 24 plc2.de

VHDL Komponenten und deren Anbindung an den PicoBlaze gezeigt. Anwendbare Technologien XILINX FPGAs Voraussetzungen Vertraut mit dem XILINX ISE Toolkit HDL Basiswissen Basiswissen über Prozessor Systeme Dauer und Kosten 1 Tag, € 650,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Architecture PicoBlaze Processor n Introduction n KCPSM6 Architecture and Features n KCPSM6 Components n Inserting a PicoBlaze Processor n KCPSM6 Ports

Using own Peripherals n Interrupt Controller n Timer n GPIO n UART n DMA

Program Code Development n Creating a PSM file n Running Assembler n Adding Source Files n PSM Syntax n Instruction Set

Simulation

www 25 plc2.de

How to Design

Workshop How to Design a XILINX Embedded MicroBlaze System in 1 Day

Workshop How to Design a XILINX Embedded ZYNQ System in 1 Day Der Workshop „How to Design a XILINX Embedded ZYNQ System in 1 Day“ dient dazu - wie der Name schon sagt- dem Teilnehmer innerhalb eines Tages den gesamten Design Flow für die neue ZYNQ-7000 All Programmable SoC Architektur mit den XILINX Entwicklungsumgebungen Embedded Development Kit (EDK) und Software Development Kit (SDK) zu zeigen. Mit Hilfe eines ZYNQ Reference Designs werden die Beispiele und Übungen durchgeführt. Der theoretische Teil besteht aus der Beschreibung der Tools, der Demonstration verschiedener IP Komponenten und der Definition des AXI Interfaces. Darüberhinaus werden dem Teilnehmer die Grundlagen der neuen ZYNQ Technologie nahe gebracht. Dieser Workshop soll nur Grundlagenwissen vermitteln. Als Folgekurse sind die 3-Tages Workshops „Compact

ZYNQ for Hardware Designers“ und „Compact ZYNQ for Software Designers“ oder der 5-Tages PowerWorkshop „Professional ZYNQ“ zu empfehlen. Anwendbare Technologien XILINX ZYNQ-7000 All Programmable SoCs Voraussetzungen Vertraut mit der XILINX ISE Entwicklungsumgebung Grundkenntnisse der Programmiersprache C HDL Basiswissen Basiswissen über Prozessor Systeme Dauer und Kosten 1 Tag, € 650,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Der Tagesworkshop richtet sich an FPGA Hardware Entwickler, die einen kompakten Einstieg für die FPGA Einbindung eines Memory Controller benötigen. Im Mittelpunkt steht der XILINX MIG Core basierte Designentwurf, der alle aktuellen XILINX FPGA Architekturen unterstützt. Die vom MIG Core unterstützten dynamischen Synchronspeicher, FPGA extern angebunden, sind DDR, DDR2, und DDR3 und für einige Architekturen auch RLDRAMII, LPDDR, QDRII, and QDRII+. Sehr praxisorientiert, ohne Ballast von Constraining-Verfahren oder FPGA-Architekturdetails, liegt der Schwerpunkt auf der Core Konfiguration und Verifikationmethodik wie HDL-Simulation und Chipscope Einsatz für eine erfolgreiche Designumsetzung der Memory Controller Implementiwerung.

n n

XILINX Embedded Processing Overview ZYNQ-7000 EPP Overview n Building an Embedded Processor System in XPS n Software Development Using SDK n n

Embedded Processor IP Component Features n AXI Overview n ZYNQ Reference Design Overview n

www 26 plc2.de

Anwendbare Technologien aktuelle XILINX FPGA Familien Voraussetzungen FPGA Grundkenntnisse XILINX ISE Tool Flow Kenntnisse Dauer und Kosten 1 Tag, € 650,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda n

Agenda

Als Hardwareplatform wird in den Übungen und Demos das XILINX ML605 Board sowie das SP605 Board genutzt. Eine Board-Level Simulation und FPGA Constraints-Optimierung wird in dem 1-tägigen Kurs nicht behandelt, siehe hierzu den 2-tägigen PLC2 Workshop: High Speed Memory Interfacing.

n n n n n

Introduction Memory Devices XILINX FPGA Memory Interface Resources and Signals MIG Design Generation Memory Design Implementation Memory Design Simulation Memory Interface Debugging Course Summary

Übungen n MIG Core Design Creation n MIG Design Implementation n MIG Design Verification

www 27 plc2.de

How to Design

Workshop How to Design a High-Speed Memory Interface in 1 Day

Ohne Expertenwissen komplexe PCI-Express Funktionen sofort realisieren. Erweitert die Xilinx Hard IP Blöcke um die folgenden Features: Leistungsfähige, mehrkanalige DMA Interfaces Eigene PCIe-Register leicht ergänzbar

Die in diesem Bereich zusammengefassten Workshops beinhalten detaillierte Informationen über die Realisierung von Kommunikationsprotokollen wie Ethernet oder PCIexpress sowie die Anbindung von externen Speichern. Bei diesen HighSpeed Protokollen ist die Signalintegrität sowie die Einhaltung von Grundprinzipien beim FPGA Board Design besonders wichtig. Diese Schulungen sind daher ebenso Bestandteil des Schwerpunktes.

Manche der in diesem Abschnitt zusammengefassten Schulungen sind für FPGA Neueinsteiger, andere wiederum für erfahrene Entwickler geeignet. Unser PLC2 Training Guide hilft Ihnen die für Sie richtige Schulung auszusuchen. Sie können sich aber auch jederzeit von unseren erfahrenen Trainern und Referenten im Vorfeld beraten lassen.

Flexibler Interrupt Controller (Legacy / MSI) Optionale AXI4 Schnittstelle um DDR, UARTs, SPI etc. anzusteuern Design und Support aus Deutschland

Datenblatt unter:

www.smartlogic.de

Connectivity

Seite

High-Speed Memory Interfacing Designing with Multi-Gigabit Serial I/O Designing with Ethernet MAC Controllers Designing with PCI Express Professional PCI Express Signal Integrity FPGA Board-Design ZYNQ – Board Design and High-Speed Interfacing

30 31 32 33 34 35 36 37

Smartlogic GmbH D-71088 Holzgerlingen Tel.: (+49) 7031 – 439016 E-Mail: [email protected] Xilinx Alliance Member

www 28 plc2.de

www 29 plc2.de

Dauer (Tage) 2 3 2 3 5 3 2 3

Kosten € 1.350 o. TCs € 1.900 o. TCs € 1.350 o. TCs € 1.900 o. TCs € 2.900 o. TCs € 1.900 o. TCs € 1.350 o. TCs € 1.900 o. TCs

Connectivity

Ausbildungsschwerpunkt „Connectivity“

Workshop Designing with Multi-Gigabit Serial I/O

Die neuen XILINX FPGA Plattformen gestatten schnelle Interfaces zu externen Speichern. Dabei kommen neue IOBs in den FPGAs und weiterentwickelte Wizards zum Generieren der Controller zum Einsatz. So verlagern sich die Herausforderungen in der Realisierung vom FPGA auf das PCB. Bei den hohen Datenraten bedarf das Boarddesign sehr hohe Aufmerksamkeit. Der 2-tägige PLC2-Workshop „High-Speed Memory Interfacing“ richtet sich sowohl an FPGA Entwickler als auch an System- und Layoutdesigner, die schnelle Memoryschnittstellen implementieren und im System nutzen wollen. Mit diesem Workshop wird der Entwickler in die Lage versetzt, die verfügbaren Optionen der IOBs effektiv einzusetzen und diese gemeinsam mit dem PCB-Design erfolgreich für das Interfacing einzusetzen. Dabei stehen die Belange der Signalintegrität im Vordergrund. Es werden sowohl

Die neuen XILINX FPGA Plattformen gestatten serielle Interfaces im 10 Gbit/s-Bereich. Dabei kommen neue Transceiver zum Einsatz, für deren schnelle und effektive Nutzung ein umfangreiches Wissen erforderlich ist. Der 3-tägige PLC2-Workshop „Designing with MultiGigabit Serial I/O“ richtet sich an Entwickler, die serielle Schnittstellen im Gbit/s-Bereich implementieren und im System nutzen wollen. Mit diesem Workshop wird der Entwickler in die Lage versetzt, alle verfügbaren Features der Transceiver effektiv einzusetzen, die für die Features notwendigen Schnittstellen und Attribute festzulegen, mit dem im CoreGenerator integrierten Transceiver Wizard die seriellen Transceiver Primitives zu instanziieren, um somit projektspezifische Schnittstellen oder standardisierte serielle Interfaces zu realisieren. Mit dem Serial I/O Toolkit für ChipScope

die Signalqualität als auch das Timing eingehend behandelt. Anhand von Boards mit DDR3 Memories werden praktische Design- und Verifikationsbeispiele erläutert. Die Simulationsoptionen werden vorgestellt. Im Kurs werden Richtlinien für eine erfolgreiche Realisierung von schnellen Memory-Interfaces erarbeitet. Anwendbare Technologien 7 Series FPGAs, bei Bedarf auch Spartan-6 und Virtex-6 FPGAs Voraussetzungen Grundlegende Kenntnisse über VHDL und FPGAImplementierung Dauer und Kosten 2 Tage, € 1.350,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

wird eine effektive Verifikation der seriellen Übertragungstrecke gezeigt. Themen zur Signalintegrität einschließlich eines Simulationsbeispieles und Hinweise zum Boarddesign geben praktische Hinweise zur Realisierung. Anwendbare Technologien 7 Series FPGAs, bei Bedarf auch Spartan-6 und Virtex-6 FPGAs Voraussetzungen Grundlegende Kenntnisse über VHDL und FPGAImplementierung Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Agenda Introduction n FPGA technology overview n Memory overview (DDRx, LPDDRx, QDR, RLDRAM) n DDR3 specific features (write / read leveling, dyn ODT, reset, ...) n FPGA resources for memory interfaces Logical Design n Usage of the XILINX resources n Options and challenges n Design parameters Physical Design n PCB design parameters n PCB design requirements n Board-Level simulations n PCB design rules n Power supply

System Analysis n FPGA timing analysis n PCB timing analysis n System timing analysis n Design parameter optimization n Summarizing all design rules Test and Debugging n Functional verification n Option and strategies for debugging Labs: n n n n n

Controller design Simulation memory interface Test and verification DDR3 memory interface Verification physical layer (reflection and crosstalk) Verification physical layer (timing)

www 30 plc2.de

System Design n 64B/66B and 64B/67B encoding and the Gearbox n PMA Layer details n Boarddesign n Link optimization n Test and debugging

Introduction n FPGA technology overview n GTP overview n GTX overview n GTH overview Clocking, timing and RESET Physical Coding Sublayer n Fabric interface n Encoding / decoding n Symbol alignment, clock correction n Channel bonding Physical Media Attachment n Serial IO n Pre-Emphasis and equalization

Labs: n n n n n n n n

Implementation and Verification n Architecture Wizard n SecureIP simulation n ChipScope IBERT design

Coding/encoding lab Using Commas and K-character symbols Clock correction Channel bonding Using Architecture Wizard Implementation and Simulation 64B/66B encoding System-Lab: from Planning to Debugging / Link Optimization

www 31 plc2.de

Connectivity

Workshop High-Speed Memory Interfacing

Das Ethernet Protokoll findet in vielfältigen Applikationen Anwendung. XILINX offeriert hierfür verschiedene Soft- und embedded Hardware Realisierungen, für deren schnelle und effektive Nutzung ein umfangreiches Wissen erforderlich ist. Der 2-tägige PLC2-Workshop „Designing with Ethernet MAC Controllers“ schult den Designer im praktischen Einsatz von Ethernet Implementierungen im FPGA. Dabei wird ausgehend von den Grundlagen des Ethernet Standards auf Protokollbeschreibung und OSI Schichtenmodell eingegangen. Die Anwendung der XILINX spezifischen Ethernet Lösungen wird beschrieben und anhand von Übungen gefestigt. Dem Teilnehmer wird das für die erfolgreiche Implementierung notwendiges Wissen zum Hardwaredesign sowie zu der Softwareentwicklung vermittelt.

Zum Abschluss des Workshops wird ein Ethernet basiertes Beispiel in realer Hardware auf einem XILINX FPGA Evaluation Board implementiert und getestet. Die Übungen schließen eine Designimplementierung mit Ethernet-Verbindung Board zum PC mit ein. Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlegende Kenntnisse über VHDL und FPGA-Implementierung mit ISE bzw. EDK sowie Programmierung mit C werden vorausgesetzt. Dauer und Kosten 2 Tage, € 1.350,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

n n n n n n n n n n n n n n n

Ethernet Basics Networking Standards Ethernet Frames MAC: Media Access Control Network Protocols Ethernet Hardware Physical Layer Ethernet Interfaces LocalLink Interface Flow Control Management Interface XILINX EMAC Solutions 10/100 EMAC GEMAC XGEMAC TEMAC

Mit der Verfügbarkeit der neuen FGPA-Familien ergeben sich effektive PCI Express (PCIe) Lösungen, besonders unter Verwendung der auf den Chips vorhandenen Embedded-IP Cores. Zu Beginn gibt dieser Kurs eine Einführung in die Nomenklatur, das Übertragungsprotokoll und wichtige Details zur Erzeugung von Datenpaketen. Damit verfügt der Teilnehmer über eine solide Grundlage für die Implementierung seiner Applikation. Der Schwerpunkt des Kurses liegt dann auf der Simulation und Umsetzung der Aufgabenstellung an einem konkreten Beispiel. Damit wird ein bestmöglicher Realitätsbezug geschaffen und eine effiziente Wiederverwendbarkeit des Erlernten gesichert. Besonderes Augenmerk ist auf das User-Interface gelegt, welches die Schnittstelle zwischen der Userapplikation und der Corezelle selber darstellt. Die vorhan-

denen Signale und deren korrekte Verwendung werden detailiert besprochen. Während des Kurses wird mit Spartan-6 als Zielhardware gearbeitet. Das Erlernte ist jedoch prinzipiell auf die anderen Technologien übertragbar. Anwendbare Technologien XILINX FPGAs mit embedded PCIe-Block Voraussetzungen Grundkenntnisse VHDL Grundkenntnisse im XILINX Design Tool Flow Grundkenntnisse FPGA-Technologie Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda

Agenda n

Workshop Designing with PCI Express

Labs n n n n n n n

Analyzing Ethernet packets VLAN and Jumbo Frames Implementation using CoreGen EMAC Lite Peripheral in Loopback Mode with MicroBlaze Processor TEMAC Peripheral in Loopback Mode with MicroBlaze Processor TEMAC based Web-Server using EDK (hard TEMAC or soft PLB TEMAC wrapper) Analyzing 10GE MAC Frames

Packet Formatting Details n General TLP Format n MemW n MemR n Cpl/ CplD n Msg/ MsgD

Introduction to the PCIe Architecture n Overview and Architecture n Protocol Basics n Performance Review of the PCIe Protocol n Transaction Types and Categories n Virtual Channels and Flow Control n Address and Configuration Space

Endpoint Application Considerations n Design Specification and Considerations n Selecting the Appropriate Core n Specific Register Awareness n Endpoint Responsibilities n Interpreting Data from the Core

PCIe and the CORE Generator Interface n Core Selection n Configuration Space Simulating a PCIe System Design n Identifying Simulation Points n Simulation Methods n Building Testbenches

Application Focus DMA Virtex-6 FPGA Root Port

Connecting Logic to the Core – AXI Interface n PCIe Link and System Interface Signals n Common Transaction Interface Signals n Transmit Interface Signals n Receive Interface Signals n Configuration Space Interface Signals n Physical Layer Interface Signals

www 32 plc2.de

Compliance and Debugging n ChipScope Pro Tool and Debugging a PCIe Core Endpoint n Compliance Testing n Key Signals on the LLK Interface Interrupts and Error Management n PCIe Core Error n Interrupts

www 33 plc2.de

Connectivity

Workshop Designing with Ethernet MAC Controllers

Mit der Verfügbarkeit der neuen FPGA-Familien ergeben sich effektive PCI Express (PCIe) Lösungen, besonders unter Verwendung der auf den Chips vorhandenen Embedded-IP Cores. Zu Beginn gibt dieser Kurs eine Einführung in die Nomenklatur, das Übertragungsprotokoll und wichtige Details zur Erzeugung von Datenpaketen. Damit verfügt der Teilnehmer über eine solide Grundlage für die Implementierung seiner Applikation. Der Schwerpunkt des Kurses liegt dann auf der Simulation und Umsetzung der Aufgabenstellung an einem konkreten Beispiel. Damit wird ein bestmöglicher Realitätsbezug geschaffen und eine effiziente Wiederverwendbarkeit des Erlernten gesichert. Besonderes Augenmerk ist auf das User-Interface gelegt, welches die Schnittstelle zwischen der Userapplikation und der Corezelle selber darstellt. Die vorhandenen Signale und deren korrekte Verwendung werden detailliert besprochen. Während des Kurses wird mit Spartan-6 als Zielhardware gearbeitet.

Das Erlernte ist jedoch prinzipiell auf die anderen Technologien übertragbar. Dieser Kurs bietet noch detailliertere Protokollinformationen als der Workshop „Designing with PCI Express“ und stellt mehr Zeit für Diskussionen zur Verfügung. Anwendbare Technologien XILINX FPGAs mit embedded PCIe-Block Voraussetzungen Grundkenntnisse VHDL Grundkenntnisse ISE Grundkenntnisse FPGA-Technologie Dauer und Kosten 5 Tage, € 2.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Introduction to the PCIe Architecture n Overview and Architecture n Protocol Basics n Performance Review of the PCIe Protocol n Transaction Types and Categories n Virtual Channels and Flow Control n Address and Configuration Space PCIe and the CORE Generator Interface n Core Selection n Configuration Space Simulating a PCIe System Design n Identifying Simulation Points n Simulation Methods n Building Testbenches

Packet Formatting Details n General TLP Format n MemW n MemR n Cpl/ CplD n Msg/ MsgD Endpoint Application Considerations n Design Specification and Considerations n Selecting the Appropriate Core n Specific Register Awareness n Endpoint Responsibilities n Interpreting Data from the Core

Memories. Die Simulation der seriellen Schnittstellen erfolgt basierend auf verschiedenen Designkits, deren designspezifische Anpassung mit einer Lab gezeigt wird. Anwendbare Technologien 7 Series FPGAs, bei Bedarf auch Spartan-6 und Virtex-6 FPGAs Voraussetzungen Grundkenntnisse Schaltungstechnik und Umgang mit Windows-Programmen Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Signal Integrity Analysis n Methods in general n Modeling of components n System analysis: – High-speed memory interfaces – Serial transceiver – GTP/GTX

Introduction and Architecture n FPGA technologies overview n Spartan technologies overview n Clocking resources n SelectIO and serial interfaces n Packaging n Configuration overview

Power Supply n Impedance – inductance n Bypassing

Transmission Lines n Basics n Critical trace length

Technology Specific Solutions n Powering n Signal interfacing n Packaging and thermal aspects

Virtex-6 FPGA Root Port

IBIS Models and Signal Integrity Tools n IBIS standard n IBIS editor n XILINX IBIS models n SI tools n HyperLynx

Compliance and Debugging n ChipScope Pro Tool and Debugging a PCIe Core Endpoint n Compliance Testing n Key Signals on the LLK Interface

Reflections and Crosstalk n Reflection effects and calculation n Minimizing reflections: trace termination n Crosstalk effects and calculations n Minimizing crosstalk

Application Focus DMA

Connecting Logic to the Core – AXI Interface n PCIe Link and System Interface Signals n Common Transaction Interface Signals n Transmit Interface Signals n Receive Interface Signals n Configuration Space Interface Signals n Physical Layer Interface Signals

Die neuen XILINX FPGA Familien gestatten Interfaces mit hohen Takt- bzw. Datenraten, bei denen der Entwickler gezwungen ist, die Effekte der Signalintegrität zu berücksichtigen. Der 3-tägige PLC2-Workshop „Signal Integrity“ richtet sich an Entwickler, die high-speed Schnittstellen zwischen einem XILINX FPGA und anderen Komponenten implementieren wollen. Der Teilnehmer wird in die Lage versetzt, zu beurteilen, wann die Signalintegrität zu berücksichtigen ist. Zur weiteren Analyse stehen z.B. IBIS Modelle zur Verfügung, deren Einsatz und Erstellung beschrieben werden. Diese Modelle bilden die Grundlage für weitergehende Analysen (Reflexionen, Übersprechen, etc.) mit HyperLynx. Basierend auf diesen grundlegenden Analysen lernt der Teilnehmer die Simulation schneller paralleler Interfaces, wie beispielsweise 800 / 1066 / 1600 Mbit/s

Labs: Invoking HyperLynx Analysis of reflection effects n Analysis of crosstalk effects n Memory interface example n Serial I/O example n n

Interrupts and Error Management n PCIe Core Error n Interrupts

www 34 plc2.de

www 35 plc2.de

Connectivity

Workshop Signal Integrity

PowerWorkshop Professional PCI Express

Mit der Verfügbarkeit der verschiedenen XILINX FPGA Familien werden sowohl die FPGA Designer als auch die Layoutentwickler mit neuen Realisierungsmöglichkeiten und Herausforderungen konfrontiert. Verschiedenste Schnittstellen zu externen Komponenten ermöglichen vielfältige Einsatzgebiete. Die dabei möglichen hohen Taktraten erfordern ein umfangreiches Wissen über das physikalische Design im Umfeld des FPGA. Der 2-tägige PLC2-Workshop „FPGA Board Design“ schult die Designer im praktischen Einsatz von XILINX FPGAs. Der Workshop richtet sich nicht nur an VHDL Entwickler, die auch physikalische Schnittstellen des FPGA einzubeziehen haben, sondern auch an Konstrukteure und PCB-Layouter. Dabei wird auf die sich zum Teil widersprechenden Designrestriktionen beider Designteams eingegangen, um somit Methoden zur effektiven Realisierung der Kundenprojekte zu übermitteln. Basierend auf den Power-Anforderungen des FPGA (Grundlagen und Power-Estimator) werden Lösungen für die Stromversorgung (AC/DC bzw. DC/DC Wand-

ler, Filtering und Decoupling) vorgestellt. Auf die für hohe Takt- bzw. Datenraten erforderliche Terminierung wird umfassend eingegangen, dabei werden verschiedene Signalpegel und Terminierungsvarianten berücksichtigt. Ein spezielles Kapitel behandelt die Taktversorgung (Strategien und Realisierung) und die Verbindung zu high-speed Komponenten auf dem Board. Weiterhin werden Regeln zum Leiterplattendesign (PCB tracing, Layer Stacking) erläutert. Anwendbare Technologien 7 Series FPGAs, bei Bedarf auch Spartan-6 und Virtex-6 FPGAs Voraussetzungen Grundkenntnisse Schaltungstechnik und Umgang mit Windows-Programmen Dauer und Kosten 2 Tage, € 1.350,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Mit den neuen ZYNQ Chips verlagern sich auch Realisierungsherausforderungen vom Chiplevel hin zum Boardlevel. Die sehr hohen Datenraten erfordern sehr viel Sorgfalt im PCB-Design. Der 3-tägige Workshop “ZYNQ – Board Design and High-Speed Interfacing” richtet sich sowohl an Hardwaredesigner als auch an Systemarchitekten und Layoutdesigner, die ZYNQ Bausteine erfolgreich im System einsetzen und schnelle Interfaces realisieren wollen. Dieser Workshop startet mit einer Diskussion der Signalund Powerintegrität. Mit dem Modul PCB Interface Optionen und Bedingungen wird die Notwendigkeit der Berücksichtigung der einleitenden theoretischen Grundlagen deutlich. Im nachfolgenden werden für Stromversorgung und „normales (– low-speed)“ Interfacing entscheidende Details diskutiert. Auch für das Design mit dem on-chip A/D-Wandler werden wichtige Hinweise gegeben. Schwerpunkt liegt auf einer detaillierten Be-

schreibung der schnellen Interfaces für Transceiver und Memory Anschlüsse. Hier sind teilweise sehr spezielle Designregeln einzuhalten. Wie für die Stromversorgung werden auch hier praxisnahe Beispiele besprochen und Anregungen für das Kundendesign vermittelt. Betrachtungen zum thermischen Design runden den Workshop ab. Abschließend werden Hinweise zum Troubleshooting auf PCB-Ebene behandelt. Anwendbare Technologien ZYNQ Programmable SoC Voraussetzungen Grundlegende Kentnisse über ZYNQ Hardware Architektur sind wünschenswert Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Agenda Introduction and Architecture n FPGA technologies overview n Clocking resources n SelectIO and serial interfaces n Packaging n Configuration overview FPGA Power Supply n Power estimation n Power supply solutions n Power filtering and decoupling FPGA High-Speed Interfaces n High-speed signal standards n Signal interfacing n Transmission lines n Combining I/O standards n Signal coupling and translation n SSO n DCI / OCT

Overview Board Level Interface Design Challenges FPGA Clocking n High-speed clock generation n Clock distribution n Board de-skewing Physical Design, Modeling and Simulation n PCB structures n Trace characteristics n Board design rules n PCB modeling and simulation Thermal Aspects n Thermal resistance, modeling and calculation, heat sink selection Labs: Multiple Labs on

I/O placement with PlanAhead Power prediction n Demo reflection and crosstalk using HyperLynx n Thermal design n n

www 36 plc2.de

Basics Signal Integrity n Effect of fast signal edges n Transmission lines n Reflection and termination n Simulation options

XADC – Agile Mixed Signal n Signal conversion and noise n PCB rules Serial Transceiver n Transceiver overview n Powering and signal interfacing n PMA layer options n PCB guidelines n Physical link setup and optimization n PCI Express specific rules

PCB Interface Options and Requirements n Pins and packaging n Power requirements n Signal interfacing requirements Power Management n Power estimation and tools n Power distribution n Filtering and decoupling n Powering and sequencing realization options Parallel Interfacing (PS and PL Sub-systems) n I/O Standards and termination n PCB rules and pin definition

High-Speed Memory Interfaces n Hard IP vs. Soft IP n Physical interface realization n Options for SI-simulation n Physical interface verification and debugging Thermal Design n Thermal resistance, modeling and calculation n Heat sink selection PCB-Level Troubleshooting

www 37 plc2.de

Connectivity

Workshop ZYNQ – Board Design and High Speed Interfacing

Workshop FPGA Board-Design

Durch den Einsatz neuer Verifikationsmethodiken wird die Verifikationszeit drastisch reduziert: „Assertions“ zeigen sofort, wo ein unerwartetes Verhalten während der Simulation auftritt, die Suche nach der Ursache entfällt. „Constrained-Random“ Stimulusgenerierung ermöglicht eine sehr schnelle Abdeckung aller relevanten Fälle. Die Beschreibung der Stimulusgeneratoren ist kurz und aussagekräftig. „Functional Coverage“ ermöglicht die Messbarkeit des Verifikationsfortschritts durch abstrakte Beschreibung von Funktionalitäten, die direkt dem Verifikationsplan zugeordnet werden können.

Ausbildungsschwerpunkt „FPGA“ Die in diesem Bereich zusammengefassten Workshops bilden das Fundament das Sie benötigen um mit dem FPGA Design beginnen zu können bzw. um die FPGA Designs zu optimieren. Das Angebot umfasst sowohl die Architektur der FPGAs, den Software Design Flow, HDL Synthese und HDL Verifikation sowie Design Optimierung. Manche der in diesem Abschnitt zusammengefassten Schulungen sind für FPGA Neueinstei-

ger, andere wiederum für erfahrene Entwickler geeignet. Die mit dem ISE Logo gekennzeichneten Schulungen sind für die XILINX ISE design Umgebung entworfen und sind daher nicht für die Vivado Design Tool Suite geeignet. Unser PLC2 Training Guide hilft Ihnen die für Sie richtige Schulung auszusuchen. Sie können sich aber auch jederzeit von unseren erfahrenen Trainern und Referenten im Vorfeld beraten lassen.

Eigenschaften: Unterstützung der Standardsprachen VHDL, Verilog, SystemVerilog, SystemC, PSL Effektivere Testbenches durch Constrained-Random Methodik Beobachtbarkeit des Designs durch Nutzung von Assertions (SystemVerilog oder PSL) Objektive Messbarkeit des Simulationsfortschritts durch Funktionale Coverage Direktes Abbilden des Verifikationsfortschritts auf den Testplan

Möchten Sie wissen, wie man diese Methodiken nutzt, um eine effizientere Verifikationsumgebung aufzubauen?

TRIAS Mikroelektronik GmbH Moerser Landstraße 408 D-47802 Krefeld, Germany

Sprechen Sie uns an! Detaillierte Informationen finden Sie im Internet unter www.trias-mikro.de

Telefon: +49 (0)21 51/9 53 01- 0 Telefax: +49 (0)21 51/9 53 01-15 Email: [email protected]

www.trias-mikro.de

www 38 plc2.de The Design Automation and ASIC Solution Company

www 39 plc2.de

FPGA

“Advanced Verification & Debug Technologies” ModelSim / Questa

Ausbildungsschwerpunkt „FPGA“ Workshop Compact FPGA 7 Series Seite

Compact FPGA 7 Series Professional FPGA Advanced FPGA Implementation Expert FPGA FPGA Power Optimization Partial Reconfiguration Compact FPGA Schaltungstechnik Professional FPGA Schaltungstechnik Expert FPGA Schaltungstechnik Compact VHDL Professional VHDL Advanced VHDL Verification Expert VHDL Compact Verilog Compact System Verilog Advanced Synthesis with XST Essential PlanAhead Advanced PlanAhead Designing for Performance with XILINX FPGAs Timing Constraints VIVADO Design Suite for ISE Software Users VIVADO Design Suite Advanced XDC and STA VIVADO Design Suite Tool Flow VIVADO Advanced Tools and Techniques VIVADO Static Timing Analysis Professional VIVADO VIVADO HLS Tcl/Tk ChipScope

41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 64 65 66 67 68 69 70 71

www 40 plc2.de

Dauer (Tage) 2 5 3 5 2 2 2 5 5 3 5 3 5 3 3 2 1 2 3 2/3 1 2 1 1 2 5 3 3 2

Kosten € 1.350 o. TCs € 2.800 o. TCs € 1.900 o. TCs € 2.800 o. TCs € 1.350 o. TCs € 1.350 o. TCs € 1.350 o. TCs € 2.800 o. TCs € 2.800 o. TCs € 1.900 o. TCs € 2.800 o. TCs € 1.900 o. TCs € 2.800 o. TCs € 1.900 o. TCs € 1.900 o. TCs € 1.350 o. TCs € 650 o. TCs € 1.350 o. TCs € 1.900 o. TCs € 1.350/1.900 o. TCs € 650 o. TCs € 1.350 o. TCs € 650 o. TCs € 650 o. TCs € 1.350 o. TCs € 2.900 o. TCs € 2.100 o. TCs € 1.900 o. TCs € 1.350 o. TCs

Der PLC2-Workshop „Compact FPGA 7 Series“ schult den Neu- bzw. Wiedereinsteiger in der Funktionsweise und bestmöglichen Nutzung der Designressourcen der 7er-Serie der XILNX FPGAs. Der Schwerpunkt dieses Workshops liegt auf der Beschreibung der grundlegenden Architekturelemente der aktuellen FPGAs. Nach einem Überblick wird im Detail auf den Aufbau der einzelnen Funktionselemente eingegangen wie z.B. die Configurable Logic Blocks (CLB), I/O-Blocks (IOB) für source- sowie systemsynchrone Übertragung im Single- oder Double-Data-Rate-Modus, DSP etc. Natürlich spielt dabei auf Grund der besonderen Bedeutung insbesondere die Taktstruktur eine große Rolle. Ferner werden dedizierte Hardwareblöcke (z.B. GTP und PCIe) kurz angesprochen. Außerdem werden geeignete Kodiertechniken diskutiert, welche der Synthese eine optimale Abbildung auf die Zielhardware erlauben. Die

grundlegenden Befehle der Beschreibungssprache VHDL sowie die allgemeine Vorgehensweise der Implementierung von FPGA-Designs sind nicht Bestandteil dieses Workshops. Hier wird auf die PLC2-Workshops „Compact VHDL“ bzw. „Professional VHDL“ verwiesen. Die theoretischen Inhalte werden durch praktische Übungen am PC abgerundet. Anwendbare Technologien 7-Series FPGA-Technologies Voraussetzungen Grundkenntnisse in VHDL und Digitaltechnik Grundkenntnisse im XILINX Design Tool Flow Dauer und Kosten 2 Tage, € 1.350,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagsessen

Agenda CLB Architecture n CLB Structure and Routing n Slice Resources n Distributed RAM/SRL n Using Slice Resources

Clocking Resources n Clock Networks and Buffers n Clock Management Tile n Usage Models n Using Clock Resources

Slice Flip-Flops n Control Sets n Designing Resets n Other Reset Considerations

Memory Controller n Phaser and I/O FIFOs n Memory Controller n Memory Interface Generator (MIG)

Memory Resources n Block RAM Capabilities n FIFO Capabilities n Using Block RAM Resources

Dedicated Hardware n Serial Gigabit Transceivers n PCI Express Technology Interface n XADC

DSP Resources n 7 Series FPGA DSP Slice n Pre-Adder and Dynamic Pipeline Control Advantages n IP Support and Inference

HDL Coding Techniques n Hierarchy n Control Sets n Synthesis Options

I/O Resources n SelectIO Electrical Resources n SelectIO Logical Resources n Power Savings n Using SelectIO Resources

www 41 plc2.de

FPGA

FPGA

Der PLC2-PowerWorkshop „Professional FPGA“ schult den Neu- bzw. Wiedereinsteiger in der Funktionsweise und bestmöglichen Nutzung der Designressourcen der XILNX FPGAs. Der Schwerpunkt dieses Workshops liegt auf der Beschreibung der grundlegenden Architekturelemente der aktuellen FPGAs. Nach einem Überblick wird im Detail auf den Aufbau der einzelnen Funktionselemente eingegangen wie z.B. die Configurable Logic Blocks (CLB), I/O-Blocks (IOB) für source- sowie systemsynchrone Übertragung im Single- oder Double-Data-Rate-Modus, DSP etc. Natürlich spielt dabei auf Grund der besonderen Bedeutung insbesondere die Taktstruktur eine große Rolle. Ferner werden dedizierte Hardwareblöcke (z.B. Gigabit Transceiver und PCIe) kurz angesprochen. Außerdem werden geeignete Kodiertechniken diskutiert, welche der Synthese eine optimale Abbildung auf die Zielhardware erlauben. Die grundlegenden Befehle der Beschreibungssprache VHDL sowie

die allgemeine Vorgehensweise der Implementierung von FPGA-Designs sind nicht Bestandteil dieses Workshops. Hier wird auf die PLC2-Workshops „Compact VHDL“ bzw. „Professional VHDL“ verwiesen. Die theoretischen Inhalte werden durch mehr praktische Übungen abgerundet, als in der „Compact FPGA“-Schulung. Anwendbare Technologien aktuelle FPGA Technologien (Artix7, Kintex7, Virtex7, Spartan-6, Virtex-6; ältere FPGA Familien auf Anfrage möglich) Voraussetzungen Grundkenntnisse in VHDL und Digitaltechnik Grundkenntnisse im XILINX Design Tool Flow Dauer und Kosten 5 Tage, € 2.800,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Die Entwicklung komplexer FPGAs mit anspruchsvollen Timingvorgaben erfordert spezielle Vorgehensweisen wie z.B. „Floorplanning“, „Relationally Placed Macros (RPM)“ und „Incremental Design“. Auch die Reproduzierbarkeit funktionierender Designs (SmartCompile Design Preservation Techniques) ist hier von grosser Bedeutung. Die Verwendung der grafischen Designoberfläche Foundation ISE erlaubt zwar eine schnelle und übersichtliche FPGA Implementierung, unterstützt jedoch nicht alle zur Verfügung stehenden Implementierungsoptionen. Diese Optionen können entweder über das „Command Line Interface“ oder mit Hilfe der TCL verwendet werden. Advanced FPGA Implementation konzentriert sich auf fortschrittliche FPGA Entwurfstechniken und richtet sich an FPGA Designer, die bereits über ein solides Grundwissen auf dem Gebiet der XILINX FPGA Entwicklung verfügen.

Behandelte Themen sind: Scripting Techniken und Implementierung über Command Lines, Modifikationen und Probes mit dem FPGA Editor, Generierung und Verwendung von RPMs sowie Floorplanner und Incremental Design Techniken. Übungen der Teilnehmer am PC runden die theoretischen Grundlagen ab. Anwendbare Technologien alle FPGA Technologien Voraussetzungen Grundkenntnisse einer FPGA Architektur (Spartan , Virtex ) wären hilfreich Detaillierte Kenntnisse des ISE Design System Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda

Agenda Power Savings n Using SelectIO Resources n

CLB Architecture n CLB Structure and Routing n Slice Resources n Distributed RAM/SRL n Using Slice Resources

Clocking Resources n Clock Networks and Buffers n Clock Management Tile n Usage Models n Using Clock Resources

Slice Flip-Flops n Control Sets n Designing Resets n Other Reset Considerations

Memory Controller n Phaser and I/O FIFOs n Memory Controller n Memory Interface Generator (MIG)

Memory Resources n Block RAM Capabilities n FIFO Capabilities n Using Block RAM Resources DSP Resources n DSP Slice n Pre-Adder and Dynamic Pipeline Control Advantages n IP Support and Inference I/O Resources n SelectIO Electrical Resources n SelectIO Logical Resources

Workshop Advanced FPGA Implementation

Dedicated Hardware n Serial Gigabit Transceivers n PCI Express Technology Interface n System Monitor HDL Coding Techniques n Hierarchy n Control Sets n Synthesis Options

www 42 plc2.de

SmartCompile Design Preservation Techniques n Introduction n SmartGuide n Partitions

Timing Closure Flow Achieving Timing Closure Advanced Implementation Control TCL Scripting n Introduction n Managing Projects n Setting and Inspecting Properties n Design Implementation and Analysis n Advanced Scripting Constraints Editing n Introduction n Common Constraints n Path-Specific Constraints n Additional Constraints n Constraint Priority

PlanAhead n Introduction n Area Constraints and I/O Layout n Floorplanning Reduce Debug Time n FPGA Editor: Viewing and Editing a Routed Design n FPGA Editor Basics n Viewing Device Resources and Constrained Path n In-Circuit Testing

www 43 plc2.de

FPGA

PowerWorkshop Professional FPGA

Die Entwicklung komplexer FPGAs mit anspruchsvollen Timingvorgaben erfordert spezielle Vorgehensweisen wie z.B. „Floorplanning“, „Relationally Placed Macros (RPM)“ und „Incremental Design“. Auch die Reproduzierbarkeit funktionierender Designs (SmartCompile Design Preservation Techniques) ist hier von grosser Bedeutung. Die Verwendung der grafischen Designoberfläche Foundation ISE erlaubt zwar eine schnelle und übersichtliche FPGA Implementierung, unterstützt jedoch nicht alle zur Verfügung stehenden Implementierungsoptionen. Diese Optionen können entweder über das „Command Line Interface“ oder mit Hilfe der TCL verwendet werden. Dieser 5-tägige PowerWorkshop konzentriert sich auf fortschrittliche FPGA Entwurfstechniken und richtet sich an FPGA Designer, die bereits über ein solides Grundwissen auf dem Gebiet der XILINX FPGA Entwicklung verfügen.

Behandelte Themen sind: Scripting Techniken und Implementierung über Command Lines, Modifikationen und Probes mit dem FPGA Editor, Generierung und Verwendung von RPMs sowie Floorplanner und Incremental Design Techniken. Intensive Übungen der Teilnehmer am PC runden die theoretischen Grundlagen ab. Anwendbare Technologien alle FPGA Technologien Voraussetzungen Grundkenntnisse einer FPGA Architektur (Spartan , Virtex ) wären hilfreich Detaillierte Kenntnisse des ISE Design System Dauer und Kosten 5 Tage, € 2.800,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda

Workshop FPGA Power Optimization Eine Teilnahme an dem Workshop FPGA Power Optimization ermöglicht Ihnen, Ihre FPGA-Anwendungen besser zu optimieren, Sie könnten ein kleineres, günstigeres FPGA einsetzen, den Stromverbrauch reduzieren, oder ein günstigeres Kühlkonzept wählen, oder Systeme robuster gestalten. Das Beherrschen der Parameter wie der Methoden ist elementar, da alle Faktoren ineinandergreifen. Auch sind die Entwicklungszeiten oft von diesen Faktoren betroffen, da reale Parameter häufig erst am Ende des Entwicklungszyklus ermittelt werden. Die verschiedenen Methoden werden vorgestellt und in Übungen von den Teilnehmern unterstützt umgesetzt. Viele Einflussfaktoren sind zu berücksichtigen: Taktversorgung, Toggleraten, Aktivitätsraten, Spannungspotentiale, HDL Kodierung, Synthese- und Implementierungseinstellungen sowie Umgebungsparameter. Am Anfang des

Entwicklungsprozesses werden Schätzverfahren notwendig sein, bei der HDL Entwicklung Simulationsparameter und am Ende des Entwicklungsprozesses Messwerte. Sie lernen die verschiedenen Verfahren anzuwenden. Optimieren Sie die Leistung des FPGAs und optimieren Sie Ihre Methodik! Anwendbare Technologien Aktuelle FPGA Technologien Voraussetzungen Grundkenntnisse von FPGA Architekturen Grundkenntnisse des XILINX FPGA Design Flows Dauer und Kosten 2 Tage, € 1.350,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda SmartGuide n Partitions n

Timing Closure Flow Achieving Timing Closure Advanced Implementation Control TCL Scripting n Introduction n Managing Projects n Setting and Inspecting Properties n Design Implementation and Analysis n Advanced Scripting Constraints Editing n Introduction n Common Constraints n Path-Specific Constraints n Additional Constraints n Constraint Priority

PlanAhead n Introduction n Area Constraints and I/O Layout n Floorplanning Reduce Debug Time n FPGA Editor: Viewing and Editing a Routed Design n FPGA Editor Basics n Viewing Device Resources and Constrained Path n In-Circuit Testing

n n n n n n n n n n n n

FPGA Power Requirements XILINX Power Estimator Spreadsheet (XPE) XILINX Power Analyzer (XPA) Power Management Software Options Power Management Design Techniques Power Optimization of I/O Resources Power Management Features: 7-Series, Sprtan-6, Virtex-6 How to Solve a Power Problem Worst Case Thermal Calculations Power and Temperature Measurement Features Introduction to Partial Reconfiguration

Labs: Power Estimation with XPE Power Estimation with XPA n Dynamic Power Estimation n Power Management Software Options n n

Lab 1: Achieving Timing Closure Lab 2: TCL Scripting Quick Reference: Common Constraints

Advanced I/O Timing n Timing Introduction n Input Timing and Constraints n Output Timing and Constraints

Lab 4: Advanced I/O Timing n System Synchronous SDR Interface n Source Synchronous DDR Interface

SmartCompile Design Preservation Techniques n Introduction

Lab 5: SmartCompile

www 44 plc2.de

www 45 plc2.de

FPGA

PowerWorkshop Expert FPGA

Seit Einführung der XILINX Toolsuite Version 12 ist die Option Partial Reconfiguration (PR) verfügbar. Teilnehmer lernen in diesem Workshop unter der PlanAhead Toolsuite und der EDK Software Projekte zu erstellen, um FPGAs partiell konfigurieren zu können: FPGA Funktionseinheiten können in eigenständigen Bitstreams implementiert und im laufendem Betrieb partiell nachgeladen werden. Der Kurs zeigt die PR-Entwurfspraxis unter Nutzung der PlanAhead Software und die notwendigen Abläufe im Entwicklungsprojekt. Auch werden Techniken erlernt, wie Coding Style Einfluss auf die Resourcen und Timingbedingungen hat. Die unterschiedlichen Varianten des FPGA Rekonfigurierens ( JTAG, SelectMap, Flash) werden in Theorie und Praxis behandelt. Modulare Konfigurationen können wiederum unter Nutzung der EDK Software über einen Embedded Controller gesteuert erfolgen. Mit diesem Ansatz lassen sich auch sehr große Designs

sinnvoll auf kleinere, günstigere FPGAs implementieren. Zielgruppe sind FPGA Hardware Entwickler mit guten Kenntnisse der FPGA Architektur sowie des ISE Design Flows, die das FPGA in partiellen Bitstreams zur Laufzeit umkonfigurieren wollen. Die Seminarsprache ist Deutsch. Anwendbare Technologien Virtex-5, Virtex-6, 7-Series FPGAs Voraussetzungen Gute FPGA Grundkenntnisse Sprachkenntnisse VHDL oder Verilog Grundlagen des XILINX ISE Flows Von Vorteil: EDK Kenntnisse Dauer und Kosten 2 Tage, € 1.350,- netto pro Teilnehmer inklusive Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Partial Reconfiguration Methodology n Overview n PR Terminology n PR Design Flow

Managing Clock Resources n Global Clocks n Regional Clocks n I/O Clocks

Partial Reconfiguration Design Recommendations n Design Requirements and Guidelines n Design Recommendations n PR Tool Flow

Managing Timing n Timing n Timing Constraints n Timing Analysis n Simulation

Partial Reconfiguration Tool Flow n PR Flow Details n Scripted Flow FPGA Configuration Overview n Introduction to Configuration n Configuration Modes n Configuration Process Partial Reconfiguration Bitstreams n Bitstream Integrity n ICAP Silicon Resource

Partial Reconfiguration Debugging n General Debug n ChipScope Pro Debugging PCIe Core and Partial Reconfiguration n Partial Bitstream Booting Labs n Partial Reconfiguration Flow n Building an HDL ICAP Controller n Partial Reconfiguration Timing Analysis and Constraints n EDK Partial Reconfiguration

Workshop Compact FPGA Schaltungstechnik Die Grundlage erfolgreicher Implementierung digitaler Schaltungen in FPGAs ist die Beherrschung der Grundprinzipien digitaler Schaltungstechnik. Unabhängig davon dass die moderne HDL basierende Entwicklungsmethodik den eigentlichen Entwicklungszyklus vereinfacht, hängt die erfolgreiche Implementierung der FPGAs von der digitalen Schaltungstechnik ab. Obwohl viele Entwickler prinzipiell digitale kombinatorische und sequenzielle Komponenten und deren Verwendung kennen, ist das Wissen entweder in Vergessenheit geraten bzw. gar nicht erst erworben worden. Das ist z.B. gerade dann der Fall, wenn wie zuletzt immer häufiger, Informatiker ohne spezielle Vorkenntnisse für die Entwicklung der FPGAs herangezogen werden. Der 2-tägige Workshop „Compact FPGA Schaltungstechnik“ vermittelt den FPGA Designern ein solides Grundlagenwissen auf dem Gebiet der digitalen Schaltungstechnik. Nach einer detaillierten Vorstellung digitaler Systeme werden Grundrechenarten und deren Implementierung vorgestellt. Kombinatorische Grundelemente sowie deren Anwendungen wie Encoder, Decoder oder Multiplexer

werden als Vorstufe zu den getakteten Schaltungen vorangestellt. Im Kapitel der getakteten Schaltungen werden verschiedene häufig vorkommende sequentielle Schaltungen wie Zähler oder Frequenzgeneratoren behandelt. Taktgenerierung und Taktverteilung sowie damit in Zusammenhang stehende Designfehler werden ebenso behandelt wie die Implementierung digitaler Schaltungen mit Hilfe von Festwertspeichern wie RAMs und ROMs. Die Vorstellung der XILINX FPGAs als die Plattform zur Implementierung digitaler Systeme rundet die Kursinhalte ab. Als alternative Schulung wird der 5-tägige Workshop „Professional FPGA Schaltungstechnik“ empfohlen. Anwendbare Technologien alle FPGA Technologien Voraussetzungen keine Dauer und Kosten 2 Tage, € 1.350,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Getaktete Schaltungen n Flip-Flop Stufen n Zähl Flip-Flop

Analoge und digitale Systeme n Analoge Signale n Digitale Signale n Realisierung digitaler Systeme Zahlendarstellung und Grundrechenarten n Zahlensysteme n BCD n Grundrechenarten Logikgatter n Kenngrößen von Logikgattern Codewandler und Mulitplexer n Codewandler n Multiplexer und Demultiplexer Arithmetische Grundschaltungen n Komparatoren n Addierer/ Subtrahierer n ALU n Parität

Zähler und Frequenzteiler n Dualzähler n Dezimalzähler Speicher n Parallelregister n Schieberegister n Festwertspeicher ROM / RAM Sequentielle ROM-Anwendungen (Schaltwerke) n ROM-Zähler / ROM-Programmschaltwerk XILINX FPGAs als Plattform zur Implementierung digitaler Systeme n Architektur n Entwurf digitaler kombinatorischer Systeme n Entwurf digitaler sequentieller Schaltungen n Speicher Beispiele und Übungen am PC

www 46 plc2.de

www 47 plc2.de

FPGA

Workshop XILINX Partial Reconfiguration

Die Grundlage erfolgreicher Implementierung digitaler Schaltungen in FPGAs ist die Beherrschung der Grundprinzipien digitaler Schaltungstechnik. Unabhängig davon dass die moderne HDL basierende Entwicklungsmethodik den eigentlichen Entwicklungszyklus vereinfacht, hängt die erfolgreiche Implementierung der FPGAs von der digitalen Schaltungstechnik ab. Obwohl viele Entwickler prinzipiell digitale kombinatorische und sequenzielle Komponenten und deren Verwendung kennen, ist das Wissen entweder in Vergessenheit geraten bzw. gar nicht erst erworben worden. Das ist z.B. gerade dann der Fall, wenn wie zuletzt immer häufiger, Informatiker ohne spezielle Vorkenntnisse für die Entwicklung der FPGAs herangezogen werden. Der 5-tägige PowerWorkshop „Professional FPGA Schaltungstechnik“ ist die umfassende Variante des Workshops „Compact FPGA Schaltungstechnik“ und beinhaltet neben den dort behandelten Themen weiterführende Aspekte der FPGA Schaltungstechnik. Nach einem Rückblick auf kombinatorische und getaktete Grundelemente sowie die Implementierung arithmetischer Operationen wird im Kapitel Entwurf digitaler kombinato-

rischer Systeme die Entwicklung kombinatorischer Schaltungen gelehrt. Im Kapitel Entwurf digitaler sequentieller Systeme werden neben den Grundprinzipien typische und häufig benötigte sequentielle Schaltungen vorgestellt. Das Kapitel XILINX FPGAs als Plattform zur Implementierung digitaler Systeme ist der Schwerpunkt dieses Workshops. Hier lernt der Teilnehmer wie das zuvor erworbene Wissen mit Hilfe der FPGAs effektiv umgesetzt werden kann. Die Vermeidung häufig gemachter Fehler ist genauso Bestandteil dieses Kapitels wie die optimale Umsetzung unterschiedlicher Schaltungskonzepte. Anwendbare Technologien alle FPGA Technologien Voraussetzungen Grundkenntnisse Digitaltechnik (z.B. Compact FPGA Schaltungstechnik) Dauer und Kosten 5 Tage, € 2.800,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Rückblick n Zahlendarstellung und Grundrechenarten n Arithmetische Grundschaltungen n Getaktete Schaltungen n Speicher Entwurf digitaler kombinatorischer Systeme n Schaltbelegungstabelle SBT n Praktische Realisierung von Kombinationsschaltungen Entwurf digitaler sequentieller Systeme n Entwurf sequentieller Schaltungen n Asynchrone Schaltungen gegen synchrone Schaltungen n Regeln für synchrone Schaltungen n Implementierung von Zustandsmaschinen (State Machines) n Takterzeugung Hilfsschaltungen für digitale Systeme n Synchronisation asynchroner Signale

Vermeidung von Meta Stabilität Kommunikation sequentieller synchroner und asynchroner Systeme n Pulsformer Timingbudget sequentieller Schaltungen n Grundmodell Ursache von Timingfehlern Analyse von Timingfehlern Korrektur von Timingfehlern n I/O Timing n Pipelining & Multicycle-Schaltungen

PowerWorkshop Expert FPGA Schaltungstechnik Die Hardware-Beschreibungssprache VHDL in Verbindung mit einem FPGA erlaubt die Entwicklung und Verifikation einer komplexen Schaltung in kürzester Zeit. Der PowerWorkshop „Expert Schaltungstechnik“ basiert auf der Methode „learning by doing“ und illustriert die VHDL basierende FPGA Entwicklung anhand von Designbeispielen. Die Bandbreite der durchgeführten Designs reicht von einfachen Schaltungen wie z.B. Entprellschaltungen oder Rotary Encoder über speziellen Schaltungen wie Binary-toBCD Konvertierung bis hin zu komplexen Projekten wie UART-, PS2- oder ADC Schnittstellen. Alle vorgestellten und vom Teilnehmer bearbeiteten Designbeispiele werden auf einem Spartan3 Evaluation Board, wie z.B. NEXYS2 von Digilent, physikalisch implementiert. Der Schwerpunkt des PowerWorkshops liegt auf der Entwicklung von Hardware, nicht auf der VHDL Syntax. Statt einer detail-

lierten Analyse der VHDL Syntax wird hier nur ein relativ kleiner, synthetisierbarer Subset von VHDL in Form von Musterlösungen/Templates verwendet. Da der Fokus des PowerWorkshops auf Hardware Design liegt, werden die für die Simulation benötigten VHDL Test Benches nur soweit wie notwendig besprochen. Anwendbare Technologien Alle FPGA-Technologien Voraussetzungen Grundkenntnisse in VHDL und Digitaltechnik Grundkenntnisse im XILINX Design Flow Dauer und Kosten 5 Tage, € 2.800,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Overview n FPGA Technology n Combinatorial Circuits n Sequential Circuits Clock Strategies Design Rules Finite State Machines FSM n Edge Detection Circuits n Debouncer n Rotary Decoder Project 1 n Division n Binary-to-BCD Conversion

Project 2 n Period Counter n Accurate Period Counter Project 3 n External RAM Interface Timing Requirements Basic Memory Controller Alternative Memory Controller Project 4 n UART Interface Baudrate Generator Receiver Transmitter n PS2 Interface n ADC Interface

Timinganalyse XILINX FPGAs als Plattform zur Implementierung digitaler Systeme n Architektur n Entwurf digitaler sequentieller Schaltungen n Speicher Beispiele und Übungen am PC

www 48 plc2.de

www 49 plc2.de

FPGA

PowerWorkshop Professional FPGA Schaltungstechnik

Workshop Compact VHDL

PowerWorkshop Professional VHDL

Durch den stetig steigenden Bedarf nach programmierbaren Bausteinen hoher Komplexität verbunden mit hohen Taktraten werden die Anwender mit neuen, ebenfalls stetig wachsenden Herausforderungen konfrontiert. Da Schnelligkeit, Flexibilität und hohes Qualitätsniveau entscheidend für den wirtschaftlichen Erfolg sind, müssen moderne und leistungsfähige, auf Hardware-Beschreibungssprachen basierende Designmethoden eingesetzt werden, um der Forderung nach kürzesten Entwicklungszeiten und hoher Qualität gerecht zu werden. Der PLC2-Workshop „Compact VHDL“ schult den Anwender im Einsatz von VHDL. Die Teilnehmer lernen die grundlegenden Beschreibungselemente sowie die Einsatzbereiche von VHDL kennen. Die theoretischen Inhalte werden durch Übungen am PC abgerundet. Zur VHDL Synthese und Simulation arbeiten dabei maximal zwei Teilnehmer gemeinsam an einem Laptop und Eva-

Durch den stetig steigenden Bedarf nach programmierbaren Bausteinen hoher Komplexität verbunden mit hohen Taktraten, werden die Anwender mit neuen Herausforderungen konfrontiert. Da Schnelligkeit, Flexibilität und hohes Qualitätsniveau entscheidend für den wirtschaftlichen Erfolg sind, müssen moderne und leistungsfähige, auf Hardware-Beschreibungssprachen basierende Designmethoden, eingesetzt werden. Der PLC2-PowerWorkshop „Professional VHDL“ zeichnet sich durch einen sehr hohen Praxisanteil aus und ist für FPGA Entwickler konzipiert, die noch keine oder wenig VHDL Erfahrung mitbringen. Nach einer umfassenden Einführung in die Architektur der XILINX FPGAs sowie Anwendungsbereiche, Syntax und Befehlsstruktur von VHDL, werden die Teilnehmer während des breit angelegten Praxisteils eigenständig Schaltungen aus den unterschiedlichsten Anwendungsbereichen mit VHDL beschreiben und verifizieren. Nach abschließender Synthese wird die ordnungsgemäße Funktion dieser Schaltungen

Anwendbare Technologien alle (von Technologie unabhängig) Voraussetzungen Grundkenntnisse Digitaltechnik (wie z.B. in „Compact FPGA Schaltungstechnik“ vermittelt) sind hilfreich Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Projects in the Project Navigator n XILINX Tool Flow and Optimization Strategy n Introduction to Project Navigator

VHDL Operators

Introduction to VHDL n Levels of Abstraction n Language Concept n VHDL Design Flow n Design Entry n VHDL Simulation n VHDL Synthesis n Compilation

Processes n Process and Process Examples n Controlling the sequential Code

Concurrent and Sequential Statements

The VHDL Test Bench Concept n Introduction to the Test Bench n Different simulation points n Test Bench Examples

Modeling with VHDL n VHDL Design Units Overview n Entity n Architecture n Configuration n Package n Library Structural Modeling n Signal Declaration n Hierarchy n Component Declaration and Instantiation

VHDL Type Concept n Overview n Constants, Signals and Variables n Predefined Types in VHDL n Scalar Data Types n Physical Data Types n Composite Data Types – Array – Record n Package STD_LOGIC_1164

www 50 plc2.de

durch die Portierung auf reale Systeme/Test Boards verifiziert. Bis zu maximal zwei Teilnehmer arbeiten dabei gemeinsam und haben neben dem Test Board auch alle anderen hierzu notwendigen Einrichtungen wie Entwicklungsrechner mit Designsoftware und Netzteil zur Verfügung. Dadurch wird ein bestmöglicher Bezug auf die reale und praxisnahe Entwicklertätigkeit geschaffen. Selbstverständlich können auch konkrete Aufgabenstellungen im Rahmen des Praxisteils bearbeitet werden. Anwendbare Technologien Technologieteil: aktuelle FPGA-Technologien VHDL: alle (von Technologie unabhängig) Voraussetzungen Grundkenntnisse Digitaltechnik (wie z.B. in „Compact FPGA Schaltungstechnik“ vermittelt) sind hilfreich Dauer und Kosten 5 Tage, € 2.800,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda The FPGA Architecture n CLB and Slice Resources n Memory and DSP48A1 n I/O Resources n Clocking Resources n Serial Gigabit Transceivers (GTPA1) n PCI Express (PCIe) Introduction to VHDL n Language Concept n VHDL Design Flow n Design Entry Modeling with VHDL n Entity n Architecture n Configuration n Package n Library VHDL Operators Structural Modeling n Signal Declaration

n n

Hierarchy Component Declaration and Instantiation

Concurrent and Sequential Statements Processes n Process and Process Examples n Controlling the sequential Code The VHDL Test Bench Concept n Introduction to the Test Bench n Test Bench Examples Generics VHDL Type Concept n Constants, Signals and Variables n Predefined Types in VHDL n Composite Data Types – Array – Record Finite State Machines n FSM Coding n Unreachable States

www 51 plc2.de

FPGA

luierungsboard. Als abschließendes Applikationsbeispiel beschreiben und verifizieren die Teilnehmer komplexe Schaltungen in VHDL. Zum abschließenden Test werden diese Schaltungen in realer Hardware (Evaluation Board) implementiert und getestet.

Workshop Advanced VHDL Verification

PowerWorkshop Expert VHDL

Der Workshop „Advanced VHDL Verification“ ist als Erweiterung des Workshops „Compact VHDL“ gedacht. Er ist für FPGA-Entwickler konzipiert, die bereits über grundlegende VHDL Erfahrung verfügen und dieses Wissen vertiefen und weiter ausbauen möchten. Der Schwerpunkt dieses Workshops liegt auf der Verifikation des Bausteins mit Hilfe von VHDL Test Benches. Nach einer umfassenden Einführung in das von VHDL angebotene Verifikationskonzept, werden die Teilnehmer während des Praxisteils eigenständig komplexe Schaltungen aus den unterschiedlichsten Anwendungsbereichen beschreiben und diese mit entsprechenden Verifikationsumgebungen (Test Benches) mit Hilfe des VHDL Source Level Debuggers/ Simulators verifizieren. Die Entwicklung hierzu benötigter Simulationsmodelle externer Komponenten ist ebenfalls Bestandteil der praktischen Übungen. Abgerundet wird der Inhalt durch eine Einführung in die formale Verifikation mittels Assertion Based Verification (ABV).

Der PowerWorkshop „Expert VHDL“ ist als Erweiterung des PowerWorkshops „Professional VHDL“ gedacht und zeichnet sich ebenfalls durch einen sehr hohen Praxisanteil aus. „Expert VHDL“ ist für FPGA Entwickler konzipiert, die bereits über grundlegende VHDL Erfahrung verfügen und dieses Wissen vertiefen und weiter ausbauen möchten. Der Schwerpunkt dieses PowerWorkshops liegt auf der Verifikation des Bausteins mit Hilfe von VHDL Test Benches. Nach einer umfassenden Einführung in das von VHDL angebotene Verifikationskonzept, werden die Teilnehmer während des breit angelegten Praxisteils eigenständig komplexe Schaltungen aus den unterschiedlichsten Anwendungsbereichen beschreiben und diese in entsprechenden Verifikationsumgebungen (Test Benches) mit Hilfe des VHDL Source Level Debuggers /Simulators verifizieren. Die Entwicklung hierzu benötigter Simulationsmodelle externer Komponenten ist ebenfalls Bestandteil der praktischen Übungen. Abgerundet wird der Inhalt durch Einführungen in die formale Verifikation mittels

Anwendbare Technologien alle (von Technologie unabhängig) Voraussetzungen Grundkenntnisse VHDL (wie z.B. in „Compact VHDL“ vermittelt) Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

alle (von Technologie unabhängig) Voraussetzungen Grundkenntnisse VHDL (wie z.B. in „Professional VHDL“ vermittelt) Dauer und Kosten 5 Tage, € 2.800,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

n

Rückblick Basic VHDL Attribute und Generics n Signal und Typen Attribute n Wiederverwendbare Komponenten

Rückblick Basic VHDL Unterprogramme n Funktionen n Prozeduren

Stimulus und Response n Diskrete, periodische und komplexe Stimuli n Analoge Stimuli n Waveform Generatoren n Pseudo Random Generatoren

Schleifen n FOR-Schleifen n WHILE-Schleifen n NEXT/EXIT Statements Verifikation durch High-Level-Simulation

Testbench Architekturen n Allgemeine Simulationsmodelle n Monitoring n Intelligente Test Benches

Anwendbare Technologien

Agenda

Agenda

Planung der Verifikation n Verifikationslevel n Verifikations-Strategien n Response Verifizierung n Timing Verifizierung

Assertion Based Verification (ABV) sowie On-Chip Debugging mit ChipScope. Maximal zwei Teilnehmer arbeiten zusammen und verfügen über alle hierzu notwendigen Einrichtungen wie Entwicklungsrechner mit Designsoftware und Simulationswerkzeug. Dadurch wird ein bestmöglicher Bezug auf die reale und praxisnahe Entwicklertätigkeit geschaffen. Selbstverständlich können auch konkrete Aufgabenstellungen im Rahmen des Praxisteils bearbeitet werden.

Text I/O n Read - Lesen der Stimuli aus Textdateien n Write - Schreiben der Ergebnisse in Textdateien Modellierung externer Komponenten n AD Wandler n Funktionsgenerator n Speicher Übungen am PC

www 52 plc2.de

Wiederverwendbare Komponenten

Stimulus und Response n Diskrete, periodische und komplexe Stimuli n Analoge Stimuli n Waveform Generatoren n Pseudo Random Generatoren

Unterprogramme n Funktionen n Prozeduren Schleifen n FOR-Schleifen n WHILE-Schleifen n NEXT/EXIT Statements

File I/O n n

Verifikation durch High-Level-Simulation

Lese- und Schreibzugriffe auf Textdateien Lese- und Schreibzugriffe auf Binärdateien

On-Chip Debugging mit ChipScope Planung der Verifikation n Verifikationslevel n Verifikations-Strategien n Response Verifizierung n Timing Verifizierung

Einführung in Assertion Based Verification (ABV) n Open Verification Library (OVL) n Property Specification Language (PSL) n System Verilog Assertions (SVA)

Testbench Architekturen n Allgemeine Simulationsmodelle n Monitoring n Intelligente Test Benches

Modellierung externer Komponenten n AD Wandler n Funktionsgenerator n Speicher

Attribute und Generics n Signal und Typen Attribute

Übungen am PC

www 53 plc2.de

FPGA

Maximal zwei Teilnehmer arbeiten zusammen und verfügen über alle hierzu notwendigen Einrichtungen wie Entwicklungsrechner mit Designsoftware und Simulationswerkzeug. Dadurch wird ein bestmöglicher Bezug auf die reale und praxisnahe Entwicklertätigkeit geschaffen. Selbstverständlich können auch konkrete Aufgabenstellungen im Rahmen des Praxisteils bearbeitet werden.

Workshop Compact Verilog

Workshop Compact SystemVerilog

Durch den stetig steigenden Bedarf nach programmierbaren Bausteinen hoher Komplexität verbunden mit hohen Taktraten werden die Anwender mit neuen, ebenfalls stetig wachsenden Herausforderungen konfrontiert. Da Schnelligkeit, Flexibilität und hohes Qualitätsniveau entscheidend für den wirtschaftlichen Erfolg sind, müssen moderne und leistungsfähige, auf Hardware-Beschreibungssprachen basierende Designmethoden eingesetzt werden, um der Forderung nach kürzesten Entwicklungszeiten und hoher Qualität gerecht zu werden. Der PLC2-Workshop „Compact Verilog“ schult den Anwender im Einsatz von Verilog HDL. Die Teilnehmer lernen die grundlegenden Beschreibungselemente sowie die Einsatzbereiche von Verilog kennen. Die theoretischen

SystemVerilog ist eine Weiterentwicklung von VerilogHDL, was bislang insbesondere im amerikanischen und asiatischen Raum Verbreitung gefunden hat. Auf verstärktes Interesse trifft SystemVerilog hierzulande insbesondere im Zusammenhang der Verifikation mit Assertions (Verifikation mittels z.B. mathematischer Beweisführung anstelle von – oder ergänzend zu – komplexen Testbenches).

Anwendbare Technologien alle (von Technologie unabhängig) Voraussetzungen Grundkenntnisse Digitaltechnik (wie z.B. in „Compact FPGA Schaltungstechnik“ vermittelt) sind hilfreich Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Hardware Modeling Overview n History and Formalization of Verilog n Levels of Abstraction n Inference and Instantiation

Verilog Procedural Statements n Differences Between RTL and Behavioral Coding n Procedural Statements n Blocking and Non-Blocking Statements

Dieser Workshop führt in das FPGA-Design mittels SystemVerilog ein. Dabei liegt der Schwerpunkt auf der Entwicklung von RTL-Code. Der Design Flow mit Vivado™ spielt ebenfalls eine Rolle. Selbstverständlich wird auch die Entwicklung von klassischen Testbenches angesprochen.

Insgesamt legt der Kurs wert auf praktisches Arbeiten. Die zahlreichen Übungen helfen, das gelernte theoretische Wissen anwenden zu können. Anwendbare Technologien Alle (von Technologie unabhängig) Voraussetzungen Grundkenntnisse Digitaltechnik (wie z.B. in „Compact FPGA Schaltungstechnik“ vermittelt) sind hilfreich Grundkenntnisse Verilog (wie z.B. in „Compact Verilog“ vermittelt) sind hilfreich Dauer und Kosten 3 Tage, € 1900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Data Types

Random Data Simulation

Procedural Statements

Assertions

Verilog Language Concepts n Keywords and Identitfiers n Signals and Data Types n Numerical Representation n Arrays

Interfaces

Coverage

Controlled Operation Statements n if/else Statements n case Statements n Loop Statements

Arrays and Lists

Memories, Modules and Ports n Port Rules and Restrictions n Creating Hierarchical Modules n Modeling RAM and ROM

Advanced Language Concepts n Event-Driven Simulation n Using wait and Local Parameters n Verilog Generate Statements

Packages and Configuration Libraries

Übungen n Interfaces n Arrays and Lists n Packages and Libraries n Programs and Module Binding n Object Oriented Modeling n Random Data Simulation n Assertions n Coverage

Introduction to Testbenches n The Testbench Concept n Behavioral Coding

Finite State Machines n FSM Overview n Encoding Style n Single-Process or Multi-Process FSMs n FSM Example

Operators and Expressions n Using Operators n Signed and Unsigned Objects Data Flow-Level Modeling n Continuous Assignment n Delay Specifications Tasks and Functions n Subprograms, Tasks, Functions n Header Files

New SystemVerilog Operators Functions & Tasks

Programs and Module Binding Object Oriented Programming

Targeting XILINX FPGAs n Timing and Performance Guidelines n Synthesis Tools and Options Advanced Verilog Testbenches n Verilog File I/O n Read Functions n Write System Tasks

www 54 plc2.de

www 55 plc2.de

FPGA

Inhalte werden durch Übungen am PC abgerundet. Zur Verilog Synthese und Simulation arbeiten dabei bis zu maximal zwei Teilnehmer gemeinsam an einem PC und Evaluierungsboard.

Workshop Advanced Synthesis with XST

Workshop Essential PlanAhead

Neben der physikalischen Implementierung ist die Schaltungssynthese ein entscheidender Schritt im Designzyklus eines FPGAs. Obwohl die gebräuchlichsten Strukturen heute effizient und automatisch synthetisiert werden, sind in Bereichen mit hohen Taktraten und/oder hohen Integrationsdichten zusätzliche Eingriffe des Entwicklers notwendig. Basierend auf grundlegenden Synthesetechniken für kombinatorische und getaktete Schaltungen werden im Workshop „Advanced Synthesis with XST“ wertvolle Hinweise zur Umsetzung und Fehlervermeidung bei der Synthese gegeben. Desweiteren werden fortschrittliche, auf speziellen Attributen basierende, Techniken erlernt. „Advanced Synthesis with XST“ ist besonders für Anwender interessant, die bereits über grundlegende FPGA Designerfahrung verfügen. Die im Workshop behan-

PlanAhead ist heute als ein leistungsfähiges Analyse- und Floorplanning-Softwarepaket fester Bestandteil jeder ISE-Softwareversion. Es entwickelt sich zusehends zu einer Ersatzoberfläche zum Projektnavigator und wird diesen ablösen. PlanAhead ist gleichzeitig der Schlüssel zur partiellen Rekonfiguration. Im PLC2-Workshop „Essential PlanAhead“ lernt der Teilnehmer den Arbeitsflow für eine erfolgreiche Implementierung von FPGA-Schaltungen unter Verwendung von PlanAhead kennen. Hierfür werden zunächst die Möglichkeiten der Software sowie die Verzeichnis- und Dateistruktur aufgezeigt. In diesem Zusammenhang werden auch die unterschiedlichen Projektarten erörtert (RTL, Pin Planning, Implementierung, Analyse), wobei die Betonung für den weiteren Verlauf insbesondere auf der Projektierung von HDL basierten Designaufgaben liegt. Neben der Erzeugung oder der Einbindung von RTL-

Anwendbare Technologien Alle FPGA Technologien Voraussetzungen Programmierkenntnisse mit VHDL Kenntnis der FPGA-Technologie und XILINX Design Tool Flow Dauer und Kosten 2 Tage, € 1.350,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagsessen

Agenda

Sourcedateien wird auch das Pin Planning und die Integration vom CORE-Generator gezeigt und an praktischen, PC-basierten Aufgabenstellungen geübt. Im Zuge der auf Strategien basierten Implementierung werden auch Analysemethoden wie z.B. der Design Rule Check (DRC) aufgezeigt. Anwendbare Technologien aktuelle FPGA-Technologien Voraussetzungen Grundkenntnisse der FPGA-Technologie und des XILINX Design Tool Flow sind hilfreich Dauer und Kosten 1 Tag, € 650,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda

XST VHDL Coding Techniques n Comparator n FF/Latch - Initial Values - Incompatibility of Initial and Reset Values n SRL n Counter n ROM/RAM - with/ without Initial Values - Initial Values from Text Files - Inferring Different Port Configurations n DDR-Resources n Finite State Machine (FSM)

XST Synthesis Options n Register Duplication n Register Balancing n Resource Sharing n FSM Options - Encoding Algorithm/Style - Safe Implementation - FSM in BlockRAM n ROM/RAM Style - distributed - block n Asynchronous to Synchronous

Reading Synthesis Report n Advanced HDL Synthesis Report n Partition Report

Synthese Constraints (Attribute und XCF) n Projektweite Einstellungen n Modulweite Einstellungen n Signalspezifische Einstellungen

Optimisation Strategies n Area n Speed

Common Errors n Identification n Avoidance

www 56 plc2.de

PlanAhead Software Benefits and Features Overview The PlanAhead Software Project Manager n Objectives n The PlanAhead Software Design Flows n Creating a Project n Project Manager n PlanAhead Software Tips n Summary I/O Pin Planning n Objectives n Using the Pin Planning Environment n I/O Layout n Importing and Exporting I/O Port List n Creating, Configuring, and Placing I/O Ports and Interfaces n Running DRC and Noise Analysis n Selecting Alternate Compatible Parts n Summary

CORE Generator Software Integration n Objectives n Overview n Using the CORE Generator Software System n CORE Generator Software Design Flows n Summary Static Timing Analysis with the PlanAhead Software n Objectives n Static Timing Estimation n Static Timing Analysis with Sign-off Quality Timing Information n Summary Project Navigator Integration with the PlanAhead Software n Objectives n PlanAhead Software Integration with the Project Navigator n Summary

www 57 plc2.de

FPGA

delten Beispiele sind prinzipiell auf alle XILINX FPGA Technologien anwendbar. Besonderes Augenmerk wird auf die Vermeidung von häufig anzutreffenden Designfehlern und Imperfektionen sowie eine Designoptimierung gelegt.

PlanAhead ist heute als ein leistungsfähiges Analyseund Floorplanning-Softwarepaket fester Bestandteil jeder ISE-Softwareversion. Es entwickelt sich zusehends zu einer Ersatzoberfläche zum Projektnavigator und wird diesen ablösen. PlanAhead ist gleichzeitig der Schlüssel zur partiellen Rekonfiguration. Im PLC2-Workshop „Advanced PlanAhead“ lernt der Teilnehmer detailiertere Eingriffsmöglichkeiten für eine erfolgreiche Implementierung von FPGA-Schaltungen unter Verwendung von PlanAhead kennen. Basierend auf den im „Essential PlanAhead“ erworbenen Fertigkeiten geht dieser Kurs mehr auf Area-Constraints in Form von Pblocks (physical blocks) und das damit verbundene Floorplanning ein. In diesem Kontext werden u.a. Location-Constraints für Einzelkomponenten genauso erzeugt, wie auch Implementierungsergebnisse vorangegangener Versuche, über das Arbeiten mit Partitions, wiederverwendet werden. Auch die Vorbereitung zum

Anschluß von ChipScope Pro wird besprochen. Dies beinhaltet die Auswahl der zu prüfenden Leitungen sowie die Konfiguration und Implementierung der notwendigen Core-Zellen (ICON und ILA). Zur Demonstration der Software werden Übungen an mitgelieferten Designs durchgeführt. Anwendbare Technologien aktuelle FPGA-Technologien Voraussetzungen Detaillierte Kenntnisse der FPGA-Technologie und des XILINX Design Tool Flow „Essential PlanAhead“ ist empfehlenswert. Dauer und Kosten 2 Tage, € 1.350,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Design Preservation with Partitions n Reasons for Partitioning n Setting Up for Partitions

PlanAhead Software Review RTL Development and Analysis n RTL Design Flow Review n Exploring the Logic Hierarchy n Viewing the RTL Schematic n Analyzing Resource Estimates

Debugging with the ChipScope Pro Tool n ChipScope Pro Tool Integration n Selecting Signals for Debugging n Configuring ChipScope Pro Tool Cores n Implementing ChipScope Pro Tool Cores n Launching the ChipScope Pro Analyzer

Placing Dedicated Resources n What is Floorplanning? n Making Placement Constraints Pblocks n Why Floorplan? n Design and Synthesis Recommendations n Pblocks n Floorplanning Tools Floorplanning Techniques n Floorplanning Principles n Floorplanning Methodologies n Case Study n Additional Floorplanning Tips

TCL Scripting n TCL in the PlanAhead Software n PlanAhead Software-Specific Commands Team Design n Team-Based Design Setup n Hierarchical Design Considerations Routing Optimization in Virtex-6 Devices Timing Analysis n Timing Histogram n TRACE Results n Display Timing Paths

www 58 plc2.de

Workshop Designing for Performance with XILINX FPGAs Dieser PLC2-Workshop beinhaltet eine umfassende Darstellung der aktuell neuesten XILINX FPGAs. Neben der Architektur programmierbarer Bausteine, konzentriert sich dieser Workshop auf den kompletten XILINX FPGA Design Flow sowie Methoden und Vorgehensweisen für effiziente FPGA Entwicklung. Gerade die Erzielung höchster Taktraten bei gleichzeitig hoher Ausnutzung ist häufig eine große Herausforderung bei der Entwicklung der FPGAs. Die Verwendung spezifischer Timing Constraints kann hier der entscheidende Schlüssel zum Erfolg sein. Timing Constraints und deren Verwendung ist daher einer der Schwerpunkte. Die Beschreibungssprache VHDL hat sich schon weitgehend in den Entwicklungsabteilungen etabliert. Dieser Workshop zeigt anhand von Beispielen, wie VHDL im Designzyklus eingebunden wird bzw. welche grundlegenden Strategien bei der Logiksynthese

verfolgt werden sollten. Da die Beschreibungssprache VHDL nicht Bestandteil dieses Workshops ist, sollten die Teilnehmer über grundlegende VHDL Kenntnisse verfügen. Hier wird auf den Workshop „Compact VHDL“ oder den PowerWorkshop „Professional VHDL“ verwiesen. Die theoretischen Inhalte werden durch praktische Übungen am Laptop/PC abgerundet. Anwendbare Technologien Aktuelle FPGA Technologien, ISE Design System Voraussetzungen Basiswissen XILINX FPGA Architekturen Grundlagen ISE Design System Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Designing with FPGA Resources n Introduction n I/O n Block RAMs and FIFOs n DSP48 Resources

Introduction to Efficient Synthesis and Coding Tips n Achiving Timing Closure n Timing Reports n Interpreting Timing Reports

Core Generator Software System n Overview n Using the CORE Generator Software System n CORE Generator Software Flow Clock Resources n Virtex Clock Networks n Artix Clock Networks n Kintex Clock Networks FPGA Design Techniques n Duplicating Flip-Flops n Pipelining n I/O Flip-Flops n Synchronization Circuits

Path-SpecificTiming Constraints Part 1 n Creating Groups n Inter-Clock Domain Constraints n Multi Cycle Path Path-SpecificTiming Constraints Part 2 n False Path n OFFSET Constraints n Miscellaneous Constraints n Advanced Implementation Options Advanced MAP and Place & Route Options n SmartXplorer n SmartGuide Technology Übungen am PC

www 59 plc2.de

FPGA

Workshop Advanced PlanAhead

Workshop Timing Constraints z.B. Multi Cycle Constraints, FALSE PATH, bei allgemeinen Schaltungen. Neben der Möglichkeit diese Constraints mit dem XILINX Constraint Editor einzugeben wird auch die effiziente Methode der direkten Timingspezifikation im UCF File geschult. Um die theoretischen Inhalte zu vertiefen kann optional ein dritter Tag gebucht werden. In diesem optionalen Teil wird anhand eines konkreten, komplexen FPGA Designs die zuvor erlernten Strategien in der Praxis angewendet. Anwendbare Technologien alle FPGA Technologien, ISE Design System Voraussetzungen Detaillierte Kenntnisse des ISE Design System Dauer und Kosten 2 oder 3 Tage, 3. Tag optional: Praxisübungen € 1.350,- netto pro Teilnehmer (2 Tage Workshop) € 1.900,- netto pro Teilnehmer (3 Tage Workshop) inklusive Schulungsunterlagen, Pausengetränken und Mittagessen

Agenda Timing budget n Basic model n Input / Output Timing n Optimization of clock frequency n Pipelining n Multicycle XILINX Timing Closure Flow Timing Analyzer Common Timing Errors n Interpreting Timing Reports Basic Constraints n PERIOD Constraint n OFFSET Constraint n DUTY_CYCLE n MAX_DELAY n TIG n OFFSET Constraints FILES n Introduction n Constraints File Syntax

Workshop VIVADO Design Suite for ISE Software Project Navigator Users Bei der Vivado™ Design Suite handelt es sich um eine stark integrierte Entwicklungsumgebung, die auf einer systemorientierten Generation von Werkzeugen basiert. Das Rückgrat hierfür bilden eine übergreifende, skalierbare Datenbasis und eine einheitliche Testumgebung. Gleichzeitig führt die verstärkte Verwendung von Industriestandards wie z.B. AMBA® AXI4, IP-XACT (für Metadaten von eigenen IP-Zellen), Tool Command Language (Tcl), Synopsys® Design Constraints (SDC) etc. zu einer einfachen Erweiterbarkeit oder zur vereinfachten Automatisierbarkeit des Entwicklungsablaufs. Vivado™ ist so konzipiert, dass damit alle Aspekte (Logik, SW, I/O, Mixed Signal, etc.) der programmierbaren Technologien verwaltet werden können und das für Designs bis zu einer Größe von 100M ASIC-Gattern. Diese Schulung stellt eine Einführung in Vivado™ für jene dar, die mit der ISE vertraut sind, jetzt aber die neuen

Möglichkeiten von Vivado™ nutzen lernen wollen. Besprochen werden die Projektverwaltung, der Designflow sowie grundlegende Timing-Constraints und Berichte. Anwendbare Technologien 7 Series FPGAs und neuere Voraussetzungen FPGA Designerfahrung Solide Kenntnisse der ISE Software sowie der FPGATechnologie Gewohnheit im Arbeiten mit VHDL oder Verilog Grundkenntnisse in Tcl sind hilfreich Dauer und Kosten 1 Tag, € 650,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda n n

Common Constraints Path-Specific Constraints

The Constraints Editor n Creating Groups n Creating OFFSET IN/OUT Groups n Inter-clock Domain Constraining n Constraining Multi-cycle Paths n False Paths n Miscellaneous Options Advanced Timing Constraints mit dem UCF File n FROM: TO and Groups n Groups with TNM n More on Groups n TPTHRU and TPSYNC n TIG n MAXDELAY and MAXSKEW Komplex Design Example n Timing Specification n Timing Error Analysis n Correcting of the Timing Errors

www 60 plc2.de

Vivado IDE Tool Overview n FPGA Design Process n Simulation n Design Elaboration n Viewing Device Resources n Using the Pin Planning Environment

Vivado IDE Features and Benefits Introduction to the Vivado Design Suite n Vivado IDE Design Flows n Vivado IDE Projects n Scripted Design Flows Vivado IDE Project Manager and IP Library n FPGA Design Process n Creating a Project n Project Manager n IP Design Flows n

Vivado Synthesis and Reports n FPGA Design Process n Synthesis n Basic Timing Constraints n Reports

Vivado IDE Implementation and Static Timing Analysis n FPGA Design Process n Implementation n Reports n Basic Static Timing Analysis n Post-Implementation Design Analysis Labs based on Soft- and Hardware

www 61 plc2.de

FPGA

Die Entwicklung komplexer FPGAs mit anspruchsvollen Timingvorgaben stellt den Anwender vor neue Herausforderungen. Vorgehensweisen wie z.B. „Floorplanning“, „Relationally Placed Macros (RPM)“, „Incremental/ Modular Design“ und spezielle zeitgesteuerte Implementierungsverfahren mit Hilfe sogenannter Timing Constraints können hier sehr hilfreich sein. Der 2-tägige Workshop „Timing Constraints“ konzentriert sich auf solche zeitgesteuerte Implementierungsverfahren und richtet sich an FPGA Designer mit solidem XILINX FPGA Grundlagenwissen. Nach einer detaillierten Vorstellung des für die statische Timing Analyse verwendeten Werkzeuges TRACE werden typische Timingfehler und deren Ursachen analysiert. Ebenso lernen Sie wie diese Timingfehler behoben werden können. Basierend auf der von XILINX entwickelten „Timing Closure“ Strategie wird dann die gesamte verfügbare Bandbreite der vorhandenen Timing Constraints vorgestellt. Behandelte Themen sind u.a. die Anwendung globaler Timing Constraints auf einfache synchrone Schaltungen sowie die Definition komplexer spezifischer Pfade, wie

www 62 plc2.de

www 63 plc2.de

Bei der Vivado™ Design Suite handelt es sich um eine stark integrierte Entwicklungsumgebung, die auf einer systemorientierten Generation von Werkzeugen basiert. Das Rückgrat hierfür bilden eine übergreifende, skalierbare Datenbasis und eine einheitliche Testumgebung. Gleichzeitig führt die verstärkte Verwendung von Industriestandards wie z.B. AMBA® AXI4, IP-XACT (für Metadaten von eigenen IP-Zellen), Tool Command Language (Tcl), Synopsys® Design Constraints (SDC) etc. zu einer einfachen Erweiterbarkeit oder zur vereinfachten Automatisierbarkeit des Entwicklungsablaufs. Vivado™ ist so konzipiert, dass damit alle Aspekte (Logik, SW, I/O, Mixed Signal, etc.) der programmierbaren Technologien verwaltet werden können und das für Designs bis zu einer Größe von 100M ASIC-Gattern. Erfahrene Nutzer von ISE bekommen eine Vertiefung in die Möglichkeiten von Vivado™. Tcl wird verwendet, Vivado™zu steuern, XDCs einzugeben und TimingReports zu erstellen. Auch die Definition von Zeitvorgaben

für SDR, DDR, source- bzw. systemsynchrone Schaltungen sowie von Timing-Exceptions ist Bestandteil der Schulung. Anwendbare Technologien 7 Series FPGAs und neuere Voraussetzungen FPGA Designerfahrung Solide Kenntnis der FPGA-Technologie, des Software Flows sowie grundlegendes Constraining “Vivado Design Suite for ISE Software Project Navigator Users”-Kurs oder äquivalentes Wissen Gewohnheit im Arbeiten mit VHDL oder Verilog Grundkenntnisse in Tcl sind hilfreich Dauer und Kosten 2 Tage, € 1350,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Vivado IDE Review Accessing the Design Database n Finding Objects n Object Properties n Object Connectivity Static Timing Analysis and Clocks n Setup Checks and Clocks n Timing Reports n Hold Checks n Generated Clocks n Multiple Clocks Inputs and Outputs n Creating Input/Output Delays n Using Virtual Clocks Timing Exceptions n Multicycle Paths

n n n

False Paths Max/Min Delay Exceptions Constraint Priority

Advanced Timing Analysis n On-Chip Variation and Multi-Corner Analysis n Detailed Timing Reports Advanced I/O Interface Constraints n Single Data Rate vs. Double Data Rate n System-Synchronous Interfaces n Source-Synchronous Interfaces n Clock Centering in the Data Eye Scripting Flows n Design Flow Review and Use Models n Project-based Scripted Flow n Non-Project Batch Scripted Flow

Workshop VIVADO Design Suite Tool Flow Bei der Vivado™ Design Suite handelt es sich um eine stark integrierte Entwicklungsumgebung, die auf einer systemorientierten Generation von Werkzeugen basiert. Das Rückgrat hierfür bilden eine übergreifende, skalierbare Datenbasis und eine einheitliche Testumgebung. Gleichzeitig führt die verstärkte Verwendung von Industriestandards wie z.B. AMBA® AXI4, IP-XACT (für Metadaten von eigenen IP-Zellen), Tool Command Language (Tcl), Synopsys® Design Constraints (SDC) etc. zu einer einfachen Erweiterbarkeit oder zur vereinfachten Automatisierbarkeit des Entwicklungsablaufs. Vivado™ ist so konzipiert, dass damit alle Aspekte (Logik, SW, I/O, Mixed Signal, etc.) der programmierbaren Technologien verwaltet werden können und das für Designs bis zu einer Größe von 100M ASIC-Gattern. Diese Schulung richtet sich an Einsteiger. Sie vermittelt verschiedene Softwarefunktionen sowie Planungstech-

niken und –strategien. Der Kurs führt den Teilnehmer durch einen vollständigen Designablauf: Von der Spezifikation der Verhaltensweise, über die Synthese, Verifikation und Implementierung bis zum Hardwaretest. Anwendbare Technologien 7 Series FPGAs und neuere Voraussetzungen Grundkenntnisse VHDL oder Verilog Grundkenntnisse Digitaltechnik Dauer und Kosten 1 Tag, € 650,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Project Planning n Overview n Specifications and Design Documents n Technology Selection n Verification Vivado IDE Overview and Projects n Vivado Tool Features and Benefits n Creating New Projects and Modifiying Projects n RTL Elaboration n Simulating the Design n Synthesis and Implementation n Configuration

Vivado Tool Flow n Overview n Synthesis and Reports n Implementation and Reports n Vivado IDE Projects n Scripted Design Flow I/O Planning and Clock Constraints n Overview n Using the I/O Planner View n Entering Clock Constraints Simulation n Overview n HDL Testbenches n Simulating a Design Labs based on Soft- and Hardware

Labs based on Software

www 64 plc2.de

www 65 plc2.de

FPGA

Workshop VIVADO Design Suite Advanced XDC and STA for ISE Software Users

Workshop Advanced Tools and Techniques of the VIVADO Design Suite

Workshop VIVADO Design Suite Static Timing Analysis and XILINX Design Constraints

Bei der Vivado™ Design Suite handelt es sich um eine stark integrierte Entwicklungsumgebung, die auf einer systemorientierten Generation von Werkzeugen basiert. Das Rückgrat hierfür bilden eine übergreifende, skalierbare Datenbasis und eine einheitliche Testumgebung. Gleichzeitig führt die verstärkte Verwendung von Industriestandards wie z.B. AMBA® AXI4, IP-XACT (für Metadaten von eigenen IP-Zellen), Tool Command Language (Tcl), Synopsys® Design Constraints (SDC) etc. zu einer einfachen Erweiterbarkeit oder vereinfachten Automatisierbarkeit des Entwicklungsablaufs. Vivado™ ist so konzipiert, dass damit alle Aspekte (Logik, SW, I/O, Mixed Signal, etc.) der programmierbaren Technologien verwaltet werden können und das für Designs bis zu einer Größe von 100M ASIC-Gattern. Tiefergreifende Techniken zur statischen Timinganalyse sind Thema dieses Lehrgangs. Es wird besprochen,

Bei der Vivado™ Design Suite handelt es sich um eine stark integrierte Entwicklungsumgebung, die auf einer systemorientierten Generation von Werkzeugen basiert. Das Rückgrat hierfür bilden eine übergreifende, skalierbare Datenbasis und eine einheitliche Testumgebung. Gleichzeitig führt die verstärkte Verwendung von Industriestandards wie z.B. AMBA® AXI4, IP-XACT (für Metadaten von eigenen IP-Zellen), Tool Command Language (Tcl), Synopsys® Design Constraints (SDC) etc. zu einer einfachen Erweiterbarkeit oder zur vereinfachten Automatisierbarkeit des Entwicklungsablaufs. Vivado™ ist so konzipiert, dass damit alle Aspekte (Logik, SW, I/O, Mixed Signal, etc.) der programmierbaren Technologien verwaltet werden können und das für Designs bis zu einer Größe von 100M ASIC-Gattern. Dieser Kurs bespricht detailliert die Erstellung von XDCConstraints und die Durchführung der statischen Timinganalyse. Des Weiteren kommen die korrekte Verwen-

Anwendbare Technologien 7 Series FPGAs und neuere Voraussetzungen “Vivado Static Timing Analysis and XILINX Design Constraints”-Kurs oder äquivalentes Wissen Gewohnheit im Arbeiten mit VHDL oder Verilog Designerfahrung mit XILINX Software und FPGAs Dauer und Kosten 1 Tag, € 650,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Anwendbare Technologien 7 Series FPGAs und neuere Voraussetzungen Kenntnis der FPGA-Technologie, des Vivado Software Flows sowie grundlegendes Constraining Gewohnheit im Arbeiten mit HDL oder Verilog Solide Kenntnisse in digitaler Schaltungstechnik Dauer und Kosten 2 Tage, € 1350,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda

Agenda Review of the Vivado STA and XDC Course Advanced Timing Analysis n On-Chip Variation and Multi-Corner Analysis n Detailed Timing Reports Introduction to Pblocks n Why Floorplan? n Design and Synthesis Recommendations n Pblocks n Floorplanning Tools Floorplanning Techniques n Floorplanning Principles n Floorplanning Methodologies n Case Study n Additional Floorplanning Tips

dung der FPGA-Ressourcen und die effektive Nutzung der Vivado™Design-Datenbasis für z.B. Analysezwecke zur Sprache.

Advanced I/O Interface Constraints n Input and Output Delay Review n Single Data Rate vs. Double Data Rate n System-Synchronous Interfaces n Source-Synchronous Interfaces n Clock Centering in the Data Eye Scripting Using Project-Based and Non-Project Batch Flows n Why use Scripting? n Design Flow Review and Use Models n Project-based Scripted Flow n Non-Project Batch Scripted Flow Labs based on Software

www 66 plc2.de

Review of Essentials of FPGA Design FPGA Design Techniques n Duplicating Flip-Flops n Pipelining n I/O Flip-Flops n Synchronisation Circuits Accessing the Design Database n Finding Objects n Object Properties n Object Connectivity n Using the GUI Inputs and Outputs n Overview n Creating Input Delays n Creating Output Delays n Using Virtual Clocks

Static Timing Analysis and Clocks n Overview n Setup Checks and Clocks n Timing Reports n Hold Checks n Generated Clocks n Multiple Clocks Timing Exceptions n Overview n Multicycle Paths n False Paths n Max/Min Delay Exceptions n Constraint Priority Synthesis Techniques Labs based on Software

www 67 plc2.de

FPGA

wie source- bzw. systemsynchrone Schnittstellen mit Zeitvorgaben belegt werden können und wie Floorplanningtechniken helfen können, die maximale Taktrate der Schaltung zu verbessern. Zusätzlich geht es um die Steuerung von Vivado™ durch Tcl.

PowerWorkshop Professional VIVADO ersten Schritten über fortschrittlichere Techniken bis zum Constraining mit XDC und der damit verbundenen Timing-Analayse. Anwendbare Technologien 7 Series FPGAs und neuere Voraussetzungen Gewohnheit im Arbeiten mit VHDL oder Verilog Solide Kenntnisse in digitaler Schaltungstechnik Kenntnis der FPGA-Technologie Dauer und Kosten 5 Tage, € 2.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Vivado IDE Overview and Projects n Vivado Tool Features and Benefits n Creating and Modifying Projects n Synthesis and Implementation Vivado Tool Flow n Synthesis and Reports n Implementation and Reports n Vivado IDE Projects I/O Planning and Clock Constraints Simulation FPGA Design Techniques n Duplicating Flip-Flops n Pipelining n I/O Flip-Flops n Synchronisation Circuits Accessing the Design Database n Finding Objects n Object Properties n Object Connectivity Static Timing Analysis and Clocks n Setup Checks and Clocks n Timing Reports

n n

Hold Checks Multiple Clocks

Inputs and Outputs n Creating Input/Output Delays n Using Virtual Clocks Timing Exceptions n Multicycle Paths n False Paths n Max/Min Delay Exceptions Advanced Timing Analysis n On-Chip Variation and Multi-Corner Analysis n Detailed Timing Reports Advanced I/O Interface Constraints n Single Data Rate vs. Double Data Rate n System-Synchronous Interfaces n Source-Synchronous Interfaces n Clock Centering in the Data Eye Scripting Flows n Project-based Scripted Flow n Non-Project Batch Scripted Flow

www 68 plc2.de

Seit der Erfindung der FPGAs hat sich die Entwicklungsmethodik von der Eingabe mit Stromlaufplan bis hin zur Modellierung eines Systems auf RTL Ebene stetig verändert. Allerdings erfordern diese Methoden zusätzlich zur Beschreibung der gewünschten Funktionalität auch die genaue Definition der im FPGA abzubildenden Strukturen wie z.B. Pipe Lining, Latenz, Datendurchsatz oder Fläche. Die neue, als HLS bezeichnete Methode, entlastet den FPGA Entwickler durch eine Systemmodellierung auf einer abstrakten Ebene. Die HLS erlaubt es dem FPGA Designer sich nur auf die gewünschte Funktionalität zu konzentrieren, ohne die exakte Implementierungsart definieren zu müssen. Die Verwendung der ‚C‘-basierenden Programmiersprachen wie ‚C‘, ‚C++‘ und ‚SystemC‘ automatisiert die Implementierung und die Optimierung des FPGAs durch die Umsetzung der ‚C‘ -basierenden Beschreibung auf die RTL Ebene. Die signifikanten Vorteile der neuen Methodik bei der Verifikation und Implementierung sind offensichtlich. Z.B. kann ein in ‚C‘, ‚C++‘ oder ‚SystemC‘ beschriebener Algorithmus wahlweise auf Geschwindigkeit, Latenz, Fläche usw. automatisch umgesetzt werden und erlaubt somit

einen einfachen Vergleich der Resultate. Die weit verbreitete Verifikation auf der ‚C‘ Ebene erlaubt zusätzlich die frühe Erkennung der Designfehler. Beide Vorteile können daher die Entwicklungszeit der FPGA Projekte erheblich verkürzen und die Qualität steigern. Die auf ‚C‘- Sprachen wie ‚ANSI-C‘ (mit C99), ‚C++‘ und ‚SystemC‘ basierende Methode ist heute der von Systemingenieuren am weitesten verbreitete Ansatz zur Beschreibung komplexer Systeme. AutoESL unterstützt HLS für ‚C‘, ‚C++‘ und ‚SystemC‘ gemäß dem IEEE Standard (IEEE1666) zur Hardware-Modellierung und -Simulation. Anwendbare Technologien Aktuelle FPGA Technologien Voraussetzungen Grundlagenwissen in ‚C‘ Sprachen sind von Vorteil Grundlagenwissen in VHDL / Verilog sind von Vorteil Dauer und Kosten 3 Tage, € 2.100,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen.

Agenda Introduction to High Level Synthesis n Create the optimum architecture n Control & Data Path Extraction n Scheduling & Binding High Level Synthesis with Vivado HLS n Functions & Hierarchy n Top Level I/O ports n Loops Using Vivado HLS n Projects & Solutions n C - Debugger n C - Synthesis n RTL - Verification & Simulation n RTL - Synthesis

Optimizing for area n Controlling the Resources used n Controlling the Structure of the Design I/O Interfaces n Overview of the ports & protocols n Block Level & Port Level Protocols n Coding issues and I/O n Creating Pcore Adapters Vivado HLS C Code n C Validation Flow n C Language Support n Data Types & Bit Accuracy n Pointers & Hardware Modeling Übungen am PC

Optimizing for Throughput & Latency n Adding directives n Improving Latency n Improving Throughput

www 69 plc2.de

FPGA

Bei der Vivado™ Design Suite handelt es sich um eine stark integrierte Entwicklungsumgebung, die auf einer systemorientierten Generation von Werkzeugen basiert. Das Rückgrat hierfür bilden eine übergreifende, skalierbare Datenbasis und eine einheitliche Testumgebung. Gleichzeitig führt die verstärkte Verwendung von Industriestandards wie z.B. AMBA® AXI4, IP-XACT (für Metadaten von eigenen IP-Zellen), Tool Command Language (Tcl), Synopsys® Design Constraints (SDC) etc. zu einer einfachen Erweiterbarkeit oder zur vereinfachten Automatisierbarkeit des Entwicklungsablaufs. Vivado™ ist so konzipiert, dass damit alle Aspekte (Logik, SW, I/O, Mixed Signal, etc.) der programmierbaren Technologien verwaltet werden können und das für Designs bis zu einer Größe von 100M ASIC-Gattern. Diese Schulung stellt einen umfassenden Einstieg in diese Entwicklungsumgebung dar. Das Spektrum reicht von

Workshop VIVADO HLS

seit 1979

Technische Beratung für EDV

Dipl.-Ing. Martin Weitzel

Im Zentrum steht hier die Verwendung von Tcl/Tk als eigenständige Skriptsprache, inklusive der Tk-Erweiterung für grafische Benutzeroberflächen. Selbstverständlich sind die erworbenen Kenntnisse auch für den optimierten Einsatz Tcl-basierter Tools (wie etwa Vivado, Impact ....) von Nutzen: das im Workshop Tcl/Tk erworbene Wissen unterscheidet sich von der Tcl-Integration in XILINX Tools nur durch die zusätzlichen, tool-spezifischen Kommandos, mit denen Nutzer dieser Tools ohnehin vertraut sind. Sie werden befähigt, kleine Aufgaben Ihrer täglichen Arbeit mit Tcl zu erledigen und zeitraubende systematische Tätigkeiten mit Tcl zu automatisieren. Falls gewünscht, können Sie Ihre Tcl-Applikationen auch mit einer Tkbasierten Bedienoberfläche (GUI) ausstatten. Im Hinblick auf größere Tcl-Applikationen sind Sie in der Lage, deren Architektur zu entwerfen und zu bewerten. Und

bei Bedarf können Sie in C oder C++- implementierte Programm-Module mit Tcl-Skripten kombinieren, sei es zum Rapid Prototyping oder in produktiven – auch Embedded – Applikationen. Anwendbare Technologien Alle (von Technologie unabhängig) Voraussetzungen Grundlagen der Programmierung, z.B. durch Kenntnis einer beliebigen höheren Programmiersprache (idealerweise ergänzt durch Praxiserfahrungen) Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Tcl Architectural Overview

Event-Driven Programming

Basic Syntax n Word and Command Separation n Substitutions and Quoting

Important Standard Functions n String Processing n Regular Expressions n Files and TCP-Sockets n Controlling External Processes

Variables n Strings n Arrays n Lists n Dictionaries

GUI-Programming with Tk n Basic Principles n Quick Tour through Widgets n Layout-Management

Flow Control n Branches (if-else, switch) n Loops (while, for) n Notifying and Handling Errors Sub-Routines and Functions n Return-Values n Arguments n Accessing Globals Reflection/Inspection and Debugging

Structuring Tcl-Applications n Sourced Libraries n Auto-Loading n Packages and Versioning Tcl/Tk Integration with C/C++ using SWIG Some Tcl-Extensions (expect, itcl, ...) Tcl based FPGA-Tools

www 70 plc2.de

Workshop ChipScope – Integrierter Logic Analyzer für XILINX FPGAs Mit steigender Integrationsdichte der FPGAs sind dem Entwickler zunehmend weniger Messmöglichkeiten gegeben, das Design in der realen Funktion zu verifizieren. Die geringe Anzahl von Chip I/Os im Verhältnis zu internen Verbindungen, Kosten und Packungsdichte der Leiterkarte sind Hauptkriterien für ein FPGA-integriertes LogikAnalyse Werkzeug. Mit ChipScope bietet XILINX die Option, interne FPGA Signale abzutasten und im RAM des FPGAs zwischenzuspeichern. Über die Hardware Schnittstelle zum PC kommuniziert die ChipScope Software Applikation mit der zu testenden Hardware. In diesem Workshop werden die Möglichkeiten gezeigt, mit ChipScope anspruchsvolle FPGA-Verifikationen zu ermöglichen und zu unterstützen. Insbesondere auch VHDL Einsteigern bietet dieses Werkzeug eine Alternative, ihr Design ohne umfangreiche HDL Simulation sicher in Betrieb zu setzen. Für die Synthese besteht die Anforderung, dass durch Zufügen des Cores, Realtime Anforderungen nach wie vor eingehalten werden. Die Chipscope Cores werden an realen Designs erzeugt und mit FPGA Evaluierungsboard erarbeitet. Die Kursteilnehmer lernen, wie die Anwendung der Software als Logic-Analyzer aufgebaut ist und in welcher

Weise dem Entwickler bekannte Funktionen wie TriggerMenue und Wave Darstellungen zur Verfügung stehen. Insbesonders bei Embedded-Controller Applikationen ist dieses Werkzeug zu empfehlen, da prozessorinterne Bussignale parallel zum Debugging Werkzeug synchronisiert darstellbar sind. Auch bietet Chipscope die Möglichkeit, HDL basierte Simulationen zu beschleunigen, indem Daten aus der Hardware aufgezeichnet und der Simulation bereitgestellt werden. Der Teilnehmer lernt in diesem Workshop seine Produktivität bei der XILINX-FPGA Entwicklung zu verbessern. Anwendbare Technologien XILINX FPGAs Voraussetzungen grundlegende Kenntnisse in XILINX FPGA Architektur sowie Grundlagen VHDL Dauer und Kosten 2 Tage, € 1.350,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda ChipScope Core und Tool Übersicht n Die ChipScope Tool-Flows n Instantiieren und Core Generierung n Trigger Capture und Storage n Der Chipscope Analyzer Tips und Tricks n Fall Studien Performance Aspekte n Timing und Platzierungsoptimierung TCL Scripting n Remote Debugging

Serial I/O ToolKit Chipscope + Agilent n Agilent Trace Core Applikationsbeispiele und Übungen n Lab1: Using the Inserter Tool n Lab2: Using the Generator Tool n Lab3: Triggering and Visualization n Lab4: Tips and Tricks n Lab5: FPGA Editor based Modifications n Lab6: TCL Scripting n Lab7: Chipscope Remote Access

www 71 plc2.de

FPGA

Workshop Tcl/Tk

NNQMJSRECLG?JCQ.MPRDMJGM Ausbildungsschwerpunkt „Embedded“

Embedded

Seite

Essentials of Microprocessors Compact ZYNQ for HW Designers Compact ZYNQ for SW Designers Professional ZYNQ Expert ZYNQ Embedded Systems Design Professional Embedded Systems Design Advanced Embedded Systems Design Embedded Systems Software Design Compact Linux Compact Embedded Linux Embedded Linux on ZYNQ Systems PetaLinux SDK Professional Embedded Linux C-Programming with XILINX SDK Embedded C/C++ Primer für ZYNQ Embedded C/C++ für ZYNQ Professional Embedded C/C++ für ZYNQ

$«FPCLBGL1CPTGACSLB*CGQRSLE³QMECFR"GQRPG@SRGMLFCSRC 1B@EKFP@E RKA ILDFPQFP@E ª?BOWBRDBK TFO ª?BO   (RKABK FK "ROLM> ² SLJ &KDBKFBRO?ªOL ?FPWRJFKQBOK>QFLK>IBK&KARPQOFBHLKWBOK 4FO?FBQBKBFKHLJMIBQQBPKDB?LQSLJAFPHOBQBK>R BIBJBKQ ?FP WR -OLARHQBK JFQ ELEBJ !BPFDK FK KPMOR@E  2KPBOB MMIFH>QFLKPPMBWF>IFPQBK RKA 3BOQOFB?PFKDBKFBROBRKQBOPQªQWBK0FB?BFABORPT>EIABOOF@EQFDBK>RQBFIB 2KA?BFFKAFSFARBIIBK KCLOABORKDBKBO>O?BFQBKTFODBJBFKP>JJFQ&EKBKAFBJ>ŽDBP@EKBFABOQB)¤PRKD

74 75 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93

www 72 plc2.de

Kosten € 650 o. TCs € 1.900 o. TCs € 1.900 o. TCs € 2.900 o. TCs € 2.900 o. TCs € 1.900 o. TCs € 2.900 o. TCs € 1.900 o. TCs € 1.350/ € 1.900 o. TCs € 1.900 o. TCs € 1.350 o. TCs € 1.350 o. TCs € 1.350 o. TCs € 2.900 o. TCs € 1.350 o. TCs € 1.350 o. TCs € 1.900 o. TCs € 2.900 o. TCs

Weiterer ZYNQ Workshop „ZYNQ – Board Design and High Speed Interfacing“ auf Seite 37

+CFP'LDMQUUUQGJGA?AMKLABOQBIBCLKFP@ERKQBO -LFKD1BI ¼0QRQQD>OQ1BI ¼4FBP?>ABK1BI %BOKB1BI ¼O>RKP@ETBFD1BI ¼BOIFK1BI 

Dauer (Tage) 1 3 3 5 5 3 5 3 2/3 3 2 2 2 5 2 2 3 5

2(+(" \4HE%NGINEERSOF$ISTRIBUTION

www 73 plc2.de

Embedded

Die in diesem Bereich zusammengefassten Workshops beinhalten die für Sie wichtigen Informationen um Embedded Systeme mit XILINX FPGAs entwickeln zu können. Das Angebot adressiert Hardware Designer als auch Software Entwickler. Manche der in diesem Abschnitt zusammengefassten Schulungen sind für FPGA Neueinsteiger, andere wiederum für erfahrene Entwickler geeignet. Unser PLC2 Training Guide hilft Ihnen die für Sie richtige Schulung auszusuchen. Sie können sich aber auch jederzeit von unseren erfahrenen Trainern und Referenten im Vorfeld beraten lassen.

Workshop Essentials of Microprocessors le SoC Technologie. Als Folgekurse sind die Workshops „Compact Zynq for HW Designers“ und „Compact Zynq for SW Designers“ oder der PowerWorkshop „Professional Zynq“ zu empfehlen. Anwendbare Technologien Prozessor basierte Technologien Voraussetzungen keine Dauer und Kosten 1 Tag, € 650,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Overview of a Generic Microprocessor n Exercise 1: uP block design review paper exercise

Generic Interrupts

Generic Assembly Language n Exercise 2: playing computer

Interfacing with Memory

Lab 1: Programming the Generic Microprocessor

Processor Architecture Comparison

Lab 2: Writing an Interrupt-Driven Program

Advanced Microprocessor Features

Workshop Compact ZYNQ for HW Designers Der Schwerpunkt des Workshops „Compact ZYNQ for HW Designers“ liegt in der Erstellung von Hardware Plattformen für die neue ZYNQ-7000 All Programmable SoC Technologie, sowie in dem Umgang mit dem notwendigen XILINX Embedded Development Kit (EDK). Zu Beginn des Workshops lernt der Systementwickler die grundlegenden Architekturelemente der neuen ZYNQ7000 Technologie kennen. Zum Einen wird auf das Prozessorsystem (PS) eingegangen. Hier werden die einzelnen Komponenten im Detail besprochen und die Konfigurationsmöglichkeiten des PS erläutert. Zum Anderen wird die programmierbare Logik und das AXI Interface zu dem Prozessorsystem genauer erläutert. Ein weiterer Themenschwerpunkt widmet sich dem Erstellen und Simulieren von maßgeschneiderten AXI4-basierenden Peripherien. Zusätzlich wird das Interrupt Handling, sowie das

Anwendbare Technologien XILINX ZYNQ All Programmable SoC Voraussetzungen VHDL und FPGA Kenntnisse Grundlagen der Programmiersprache C Dauer und Kosten 3 Tage, € 1.900,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen.

Agenda n n n n n n n

www 74 plc2.de

Hinzufügen und Downloaden der Software diskutiert. Das erlernte Wissen wird durch eigenständig durchgeführte Übungen angewendet. Um den Fokus auf das softwarebasierte Entwicklungstool SDK zu richten bietet sich der Workshop „Compact ZYNQ for SW Designers“ als Aufbaukurs an.

EDK Overview Base System Builder and the Processing System Configuration Wizard Software Development Using SDK Introduction to AXI Interrupts Adding Hardware to an Embedded System Cortex-A9 Processor Basics

Designing a Custom AXI Peripheral Using the IPIC Interface n Adding a Custom Peripheral to the IP Catalog n Bus Functional Model Simulation n Adding Custom IP to the Embedded System n

www 75 plc2.de

Embedded

Der Workshop „Essentials of Microprocessors“ vermittelt die Grundlagen der Mikroprozessor Architektur. In dem 1-Tages Kurs werden die Schlüsselelemente eines allgemeinen Mikroprozessors beschrieben. Anschließend erhält der Teilnehmer eine Einführung in die Assembler Sprache. Darüberhinaus wird das Interrupt Handling, sowie das Memory Interfacing besprochen. Zusätzlich lernt der Teilnehmer die in den XILINX Technologien verwendeten MicroBlaze und ARM Cortex-A9 Prozessoren kennen. Die vom Teilnehmer durchgeführten Übungen festigen das erlernte Wissen. Dieser Workshop vermittelt die Grundlagenkenntnisse als Vorbereitung auf die Zynq-7000 All Programmab-

Abreise

Fax

Bei Rückfragen stehen wir Ihnen unter

% 0 76 64/9 13 13-0 oder Fax 0 76 64/9 13 13-99 oder e-mail: [email protected] gerne zur Verfügung.

Die genaue Anschrift des Veranstaltungsortes erhalten Sie mit der Anmeldebestätigung. Wir bitten um rechtzeitige Anmeldung, das Platzangebot ist begrenzt.

 Bezahlung durch TC von Frau/Herr

Referenz

PLZ / Ort

Abteilung

Straße

Firma

 Rechnungsanschrift, falls abweichend

Ort

Termin

Workshop / Seminar

 Ich möchte mich zu folgendem Workshop/Seminar anmelden

Anreise

 Zimmerreservierung im Tagungshotel erwünscht

e-mail

Telefon

PLZ/Ort

Straße

Abteilung

Firma

Name

Absender

Antwort-Fax 076 64 / 9 13 13-99

Workshop Compact ZYNQ for SW Designers

PowerWorkshop Professional ZYNQ

Der Workshop „Compact ZYNQ for SW Designers“ behandelt im Wesentlichen die softwarebasierenden Schwerpunkte der neuen ZYNQ-7000 All Programmable System on a Chip (SoC) Architektur. Im Mittelpunkt steht hierbei das Softwareentwicklungstool SDK. Die Teilnahme an diesem 3-tägigen Kurs bietet sich sowohl für den Software- als auch für den Hardwareentwickler an. Dieser Workshop bietet dem Embedded Software Designer die erforderlichen Kenntnisse, um eine softwarebasierende Embedded Applikation erfolgreich zu gestalten. Der Teilnehmer erlernt den Umgang mit dem XILINX Entwicklungstool SDK und Konzepte die notwendig für die Softwarephase in einem Designzyklus sind. Im Fokus hierbei steht das Prozessorsystem PS. Die Beschreibung des Prozessors und der Peripherien ist ebenso ein Themenschwerpunkt wie das Schreiben von Softwarecode unter

Die neue ZYNQ All Programmable SoC Technologie von XILINX hat bereits einen sehr großen Anklang in der Welt der Embedded Anwendungen gefunden. Dieser 5-Tages PowerWorkshop „Professional ZYNQ“ spricht sowohl Hardware- als auch Softwareentwickler an, um erfolgreich Embedded-Projekte mit dem ZYNQ7000 Baustein durchzuführen. Neben einer umfangreichen Architektur-Beschreibung besteht dieser Kurs unter Anderem aus dem Umgang mit den XILINX Entwicklungstools speziell für die ZYNQ Technologie. Außerdem wird im Detail auf das ARMzentrische Prozessorsystem PS und die AXI-basierenden Interconnect Strukturen zur Programmierbaren Logik PL eingegangen. Das Erstellen eigener AXI4-basierender Peripherien ist ebenso Bestandteil dieser Schulung. Der zweite Teil dieser 5 Tage behandelt die Software Aspekte des ZYNQ Bausteins, wie z.B. das Projektieren der Software mit dem Software Development Kit SDK.

Anwendbare Technologien XILINX ZYNQ All Programmable SoC Voraussetzungen VHDL und FPGA Kenntnisse Grundlagen der Programmiersprache C Dauer und Kosten 3 Tage, € 1.900,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen.

Weitere Themen sind u.a. die Interrupt-Verwaltung, das Adressmanagment, das Erstellen von Softwaretreibern, das Debugging und Profiling und der Boot Prozess des ZYNQ Systems. Wie bei allen Workshops der PowerWorkshop-Reihe werden die Themeninhalte durch vielfältige Übungen vertieft. Anwendbare Technologien XILINX ZYNQ All Programmable SoC Voraussetzungen VHDL und FPGA Kenntnisse Grundlagen der Programmiersprache C Dauer und Kosten 5 Tage, € 2.900,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen.

Agenda n n n n n n n n n n

Agenda and Introduction Processors, Peripherals, and Tools Standalone Software Platform Development Linux Software Application Development Lab: Basic System Implementation Lab: Running a Linux Application on the Zynq All Programmable SoC Software Development Using SDK Writing Code in the Xilinx Standalone Environment Writing Code in the Xilinx Linux Environment Lab: Application Development (Standalone or Linux)

n n n n n n n n n n n n n

Address Management Interrupts Lab: Software Interrupts Software Platform Download and Boot Application Debugging Lab: Debugging (Standalone or Linux) Application Profiling Lab: Application Profiling (Standalone or Linux) Writing a Custom Device Driver Lab: Writing a Device Driver Advanced Services and Operating Systems Project Management with the Xilinx Design Tools Lab: File Systems

www 78 plc2.de

Agenda n n n n n n n n n n

EDK Overview Base System Builder and the Processing System Configuration Wizard Software Development Using SDK Introduction to AXI Adding Hardware to an Embedded System Cortex-A9 Processor Basics Interrupts Designing a Custom AXI Peripheral Using the IPIC Interface Adding a Custom Peripheral to the IP Catalog Bus Functional Model Simulation

n n n n n n n n n n n n

Adding Custom IP to the Embedded System Software Platform Development Software Development Using SDK Writing Code in the Xilinx Environment Address Management Interrupts Software Platform Download and Boot Application Debugging Application Profiling Writing a Custom Device Driver Advanced Services and Operating Systems Project Management with the Xilinx Design Tools

www 79 plc2.de

Embedded

Berücksichtigung des Adressmanagements und des Interrupthandlings. Anschließend wird das Downloaden und Booten der Softwareplattform und das Debuggen des CCodes diskutiert. Um das Wissen weiter zu vertiefen bietet sich der 5-tägige PowerWorkshop „Expert ZYNQ“ an.

Workshop Embedded Systems Design

Der PowerWorkshop „Expert ZYNQ“ ist als Erweiterung des PowerWorkshops „Professional ZYNQ“ gedacht. Er bietet dem Teilnehmer die Möglichkeit das Wissen über die neue ZYNQ-7000 EPP Architektur zu vertiefen und weiter auszubauen. Insbesondere der Umgang mit den zusätzlichen Tools, die in der EDK verfügbar sind, spielt hier eine wichtige Rolle. Zusätzlich wird auf die verschiedenen Peripherien im Prozessorsystem genauer eingegangen. Desweiteren wird der Einsatz der Prozessoren im ZYNQ-7000 Baustein im Detail besprochen. Ein weiterer thematischer Schwerpunkt ist die Konfiguration eines DMA Controllers.

In dieser 5-tägigen Variante werden die Themeninhalte durch vielfältige Übungen intensiviert. Anwendbare Technologien XILINX ZYNQ All Programmable SoC Voraussetzungen Grundlagenkenntnisse ZYNQ-7000 EPP Architektur Grundlegende VHDL und C Kenntnisse Dauer und Kosten 5 Tage, € 2.900,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen.

n n n n n n n n n

Embedded Systems Development Review Zynq All Programmable SoC Processing System Overview Debugging Using the ChipScope Pro Analyzer Block RAM Memory Controllers External Memory Controllers for Static Memory Memory Controllers for Dynamic RAM Interrupts AXI Streaming Interface System Data Movement: Low Latency and High Bandwidth Advanced Processor and Peripheral Interface Options

Software Design“ den Fokus auf die SDK basierte Softwareentwicklung und ist als Aufbaukurs empfohlen. Die Übungen werden an realer Hardware durchgeführt. Die Seminarsprache ist Deutsch. Anwendbare Technologien XILINX FPGAs Voraussetzungen Kenntnisse von FPGA Architekturen, Programmiersprachen VHDL und C sind von Vorteil. Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda

Agenda n

Der 3-tägige PLC2-Workshop „Embedded Systems Design“ vermittelt das notwendige Wissen, um Embedded Systeme innerhalb der XILINX FPGAs zu entwickeln. Eine umfassende Einführung in die modulare Embedded System Erstellung mit MicroBlaze oder PowerPC Architektur setzt Teilnehmer in die Lage, einfache und auch komplexe, individuelle Hardware Platformen zu erstellen, die mit dem Standard Wizzard des „Base System Builders“ nicht möglich sind. Die Hardware und Software Projektverwaltung ist ein weiterer Themenschwerpunkt dieses Workshops. Zielgruppe sind Hardware und Embedded Entwickler mit Gundlagenkenntnis. Ergänzend bietet der Workshop „Embedded System

n n n n n n n n n

Advanced Processor Configurations Software Boot and PL Configuration HDL System Simulation with an Embedded Processor Advanced Boot Methodology on the Zynq All Programmable SoC Zynq EPP Boot Details Advanced Cortex-A9 Processor Services Advanced DMA Controller Configuration on the Zynq All Programmable SoC High-Speed Peripheral Configuration on the Zynq All Programmable SoC Low-Speed Peripherals on the Zynq All Programmable SoC

+ zahlreiche Übungen

Embedded Processor Design n Embedded Overview n EDK Processes and Management n Hardware Design Environment Hardware Design n Busses: Arbiter, Master, Slave n AMBA/AXI Interfaces n Bus Details: PLB, LMB, FSL n IP Delivery Architecture and Configurations n MicroBlaze Processors n Interrupt Systems Software Design Flow n GNU Tool Chain n Eclipse SDK

Hardware Peripheral Simulation n Simulation Libraries n Bus Functional Model (BFM) Embedded Projekt Management n Tool Integration n Peripheral Integration Übungen n Lab: Hardware Construction with the Base System Builder n Lab: Basic SDK and Downloading Software n Lab: Adding IP to a Hardware Design n Lab: Building Custom AXI IP for an Embedded System n Lab: BFM Simulation for AXI Peripherals n Lab: Integrating a Custom Peripheral

Creating User IP Peripherals n Peripheral File Formats n XPS Directory Structure n Peripheral Wizzard n IPIF Templates

www 80 plc2.de

www 81 plc2.de

Embedded

PowerWorkshop Expert ZYNQ

PowerWorkshop Professional Embedded Systems Design

Workshop Advanced Embedded Systems Design

Der 5-tägige PLC2-PowerWorkshop „Professional Embedded Systems Design“ wendet sich an Hardware- sowie hardwarenahe Embedded Software Entwickler, die besonders praxisnah in die Thematik Embedded System Programmierung auf XILINX FPGAs geschult werden möchten. Grundlagenkenntnisse im XILINX FPGA Design Flow werden nicht vorausgesetzt, sind aber von Vorteil. Mit der XILINX Platform Studio Suite wird die Hardware Platform der FPGA embedded Prozessoren PowerPC, MicroBlaze und neu: ARM konfiguriert. In diesem Workshop ist der Fokus auf den Soft-implementierten MicroBlaze Core gerichtet sowie auf die Peripherieunterstützung, die in allen XILINX FPGA Architekturen unterstützt wird. Der erste Teil des Workshops widmet sich der Erstellung der Embedded Platform und

Der PLC2-Workshop „Advanced Embedded Systems Design“ baut auf die Grundlagen der Workshops „Embedded Systems Design“ oder „Embedded Systems Software Design“ auf und vermittelt notwendige Kenntnisse, komplexe Embedded Controller Systeme zu erweitern, zu analysieren und zu debuggen. Jedes Lernmodul wird durch praktische Übungen an Hardware Boards oder Simulation intensiviert. Die Seminarsprache ist Deutsch. Dieser Workshop kann als PowerWorkshop zusammen mit „Designing with Ethernet MAC Controller“ in der gleichen Woche für € 2.900 gebucht werden.

Anwendbare Technologien XILINX FPGAs Voraussetzungen VHDL und FPGA Architekturkenntnisse Grundlagen der Programmiersprache C Dauer und Kosten 5 Tage, € 2.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Embedded Processor Design n Embedded Overview n EDK Processes and Management n Hardware Design Environment Hardware Design n Buses: Arbiter, Master, Slave n Bus Details: PLB, DCR, LMB, FSL n Memory Controller n IP Delivery Architecture and Configurations n MicroBlaze Processors n Interrupt Systems Creating User IP Peripherals n Peripheral File Formats n XPS Directory Structure n Peripheral Wizzard n IPIF Templates

Software Platform Development n Writing Code in the XILINX Environment Software Development Using SDK n Address Management n Software Interrupts n Software Platform Download and Boot Software Verification Using SDK n Application Debugging n Application Profiling Creating Custom Device Drivers Advanced Services and Operating Systems Embedded Projekt Management n Tool Integration n Peripheral Integration In täglichen Übungen am FPGA Hardware Board wird das Wissen praktisch umgesetzt.

Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlegende Kenntnisse von EDK/XPS und der Programmiersprachen VHDL und C Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Review EDK n Review Features and Toolflow n Multi Processors Projects

Simulation n Bus Functional Model Simulation n iSIM and Modelsim Simulation

AMBA/AXI n Crossbar Configurations n Shared, Streaming, Point-to-Point n Measuring AXI/DMA Performance

Board Support Packages n Third Party OS n Generating the BSP n XMK: XILINX Micro Kernel

Memory Controllers n IP Cores of Memory Controllers n Configuration of DDRAM Memory Controller n File Systems

Bootloader Initialization n Applications for External Memory n Flash Programming

Interrupt Systems n MicroBlaze and PowerPC Interrupts n Interrupt Controllers n Interrupt Handlers and Initialization Co-Debugging of Hardware and Software n Synchronizing Debugger and Chipscope Profiling n Analyzing Software Performance

Übungen n Lab: Building a Complete Embedded System n Lab: SDK Co-Debugging Using the ChipScope Pro Analyzer n Lab: Instantiating a DDR Memory Controller n Lab: Measuring AXI DMA Performance n Lab: Boot Loading from Flash Memory n Lab: Simulating an Embedded Processor System

System HDL Simulation n Simulation Libraries n Bus Functional Model (BFM) n ISE Testbench with Processors

www 82 plc2.de

www 83 plc2.de

Embedded

der zweite Teil dem Software Design Flow unter Eclipse SDK. Dieser Workshop zeichnet sich besonders durch zahlreiche praktische Übungen aus. Die Seminarsprache ist Deutsch.

Technische Beratung für EDV

seit 1979

Dipl.-Ing. Martin Weitzel

Dieser Workshop richtet sich an Software-Embedded Entwickler, die FPGA basierte Controller im XILINX FPGA programmieren möchten. Die Besonderheit der FPGA Lösung besteht in einer neuen Dimension von Flexibilität, wo Hardware – sowohl des Prozessors wie auch der Peripherie – bei bereits bestehender Hardware der Leiterkarte – dem Bedarf an Leistung, Echtzeitfähigkeit, Anzahl Schnittstellen, Verlagerung von Softwarefunktion in Hardware u.v.m. nachträglich verändert werden kann. So entsteht eine flexible Plattform, die an veränderte Bedingung wie z.B. modularer Inbetriebnahme, Debug/Produkt-Release oder auch neuen Spezifikationen adaptiert wird. Die Parallelverarbeitung im FPGA erlaubt dem Softwareentwickler Programme zu entflechten oder zeitkritische Funktionen in die Hardware auszulagern um Echtzeitfähigkeit zu gewährleisten. Auch können MehrController Lösungen in einem Chip umgesetzt werden. Den Teilnehmern werden Kenntnisse vermittelt, Control-

ler Projekte selbst zu generieren, zu analysieren, umzugestalten, Projekt-Libraries zu bilden, Projekte zu managen und die FPGA Hardware zu konfigurieren. Der dritte Tag widmet sich der praktischen Umsetzung und kann optional gebucht werden. Das Erstellen von Embedded Hardware Plattformen wird in dem PLC2 Workshop „Embedded Systems Design“ behandelt. Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlegende MicroController Kenntnisse Dauer und Kosten 2 oder 3 Tage, 3. Tag optional: Praxisübungen € 1.350,- netto pro Teilnehmer (2 Tage Workshop) € 1.900,- netto pro Teilnehmer (3 Tage Workshop) inklusive Schulungsunterlagen, Pausengetränken und Mittagessen

Agenda Procesors, Peripherals, and Tools

Optionaler dritter Tag

Software Platform Development

Übungen und Praxis am PC mit FPGA Board programmiert mit dem MicroBlaze Controller n Basic System Implementation n Application Development n Software Interrupts n Debugging n SDK Profiling n Writing a Device Driver n File Systems

Writing Code in the XILINX Environment Software Development Using SDK Address Management Software Interrupts Software Platform Download and Boot

Workshop Compact Linux Für hardware-nah ausgebildete System-Architekten und Schaltungs-Designer entsteht durch leistungsfähige FPGAs und das XILINX EPP-Konzept eine neue Herausforderung: neben dedizierter Logik ist „On-Chip” jetzt nicht nur eine klassische CPU verfügbar (MicroBlaze Softcore oder ZYNQ ARM Cortex), will man diese effizient nutzen, wird auch der Einsatz eines Betriebssystems sinnvoll. Embedded Linux bietet sich hier an wegen seiner bekannten Stabilität, Effizienz und flexiblen Skalierbarkeit, darüber hinaus reduziert es als „Open-Source“ die Abhängigkeit von fremden Interessen: bei schwierig nachvollziehbaren Problemen oder speziellen Erweiterungswünschen ist man nicht ausschließlich auf die Kooperation einzelner Technologie-Partner angewiesen, auch das Know-How und Engagement der weltweiten Linux-Entwicklergemeinde ist ggf. nutzbar. Der Workshop „Compact Linux” richtet sich an alle, die bislang kaum Gelegenheit hatten, im Software-Bereich zu arbeiten und grundlegende Erfahrungen mit einem Betriebssystem allenfalls als PC-Nutzer gesammelt haben. Aber auch der gelegentliche Linux-Nutzer wird Neues lernen, denn sehr viel Wert wird auf die Erläuterung von Prinzipien und Zusammenhängen gelegt, den „Blick hinter die Kulissen“, womit sich erforderliches Detailwissen später oft von selbst erschließt. Dieser Workshop befähigt Sie, Architektur-Optionen für ein Linux-Projekt zu diskutieren und qualifiziert zu be-

werten. Sie kennen exemplarisch grundlegende administrative Tätigkeiten, von der Installation über individuelle Konfiguration, Updates und andere regelmäßige Pflege bis zur Lösung einer Reihe typischer Problem-Situationen. Als Entwickler besitzen Sie einen Überblick zu Systemaufrufen (Steuerung von Prozessen, Zugriff auf Dateien, Kommunikation in Netzwerken ...) inkl. der Linux-Programmierung in C und typischen Skript-Sprachen. Insgesamt verfügen Sie über ein solides Grundwissen, das Sie je nach Bedarf später gezielt vertiefen können. Anwendbare Technologien Im Linux Bereich universell: praktische Übungen der Teilnehmer auf Linux-PCs; darüber hinaus gelegentliche Demo-Beispiele auf XILINX FPGA-basierter Hardware (MicroBlaze-Softcore oder ZYNQ/ARM). Voraussetzungen Durch Praxiserfahrung untermauertes Ingenieurwissen im Bereich der Entwicklung von Hard- und/oder Software; ferner nützlich aber nicht verpflichtend: grundlegende zum Zweck und den prinzipiellen Aufgaben eines Betriebssystems. Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Linux System Architecture n Processes, Users, Groups, ... n File System, Access Control, Devices, ...

Installation, Configuration and Administrative Tasks

Application Profiling

The „Shell” and other Scripting Options n Syntax- and Command Overview n Scripting with Shell, Tcl/Tk, Perl, Python, ...

Networking Options with Linux n NFS (Inter-Unix/Linux), Samba (Microsoft) n Ftp/ssh (Client and Server Side) n Web-Server (Browser-Access)

Writing a Custom Device Driver

Choice of Text-Editors

System-Programming in C

Application Debugging

Advanced Services and Operating Systems

Architectural Options for Linux Applications

Project Management with the XILINX Design Tools

www 84 plc2.de

www 85 plc2.de

Embedded

Workshop Embedded Systems Software Design

seit 1979

Technische Beratung für EDV

Dipl.-Ing. Martin Weitzel

Workshop Compact Embedded Linux telt Ihnen ggf. unser Workshop „Compact Linux“, den wir auch kombiniert mit diesem Workshop als PowerWorkshop „Professional Embedded Linux“ anbieten. Anwendbare Technologien Im Embedded Linux Bereich universell; praktische Demonstrationen und kleinere Übungen auf XILINX FPGA-basierter Hardware (MicroBlaze-Softcore oder ZYNQ). Voraussetzungen Notwendig: solide Grundlagenkenntnisse im Bereich Linux, sowohl als Benutzer, wie auch hinsichtlich der grundlegenden Konfiguration/Administration; ggf. nützlich aber keine Bedingung: grundlegende Kenntnisse zu Embedded Applications/Devices. Dauer und Kosten 2 Tage, € 1.350,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Workshop Embedded Linux on ZYNQ Systems Für ARM basierte Prozessoren werden erfreulich viele kommerzielle Linux Distributionen angeboten. XILINX bietet für den ARM Prozessor der ZYNQ Architektur auch eine Open-Source Unterstützung an und stellt diese auf einem GIT Server auf Basis der GPL Lizensierung kostenfrei zur Verfügung. Die User Community wird über den Serverzugang an der Verbesserung der Linux Unterstützung beteiligt, da auch insbesondere FPGA Hardware-Erweiterungen wie z.B. Co-Prozessoren möglich sind. Der 2-tägige Workshop führt in die Open-Source Handhabung und Einrichtung der Software Toolchain auf dem PC ein. Mit optimal angepasster Featureabdeckung für die Embedded Linux Unterstützung wird der Linux Kernel gebaut, getestet und den Hardware-Peripherien angepasst. Die Kernel Komponenten wie Multitasking, Virtuelle

Filesysteme, Device Models, Networking werden aufgezeigt und konfiguriert. uBoot wird für die Kernel Inbetriebnahme und Modulentwicklung konfiguriert. Die File System- und Netzwerkunterstützung wird erläutert und in einer Übung erarbeitet. Für die Erstellung von FPGA User-Peripherien wird das Konzept der Linux-Treiber an Beispielen deutlich gemacht. Anwendbare Technologien XILINX ZYNQ Architektur Voraussetzungen Embedded Controller Grundkenntnisse Dauer und Kosten 2 Tage, € 1.350,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda

Agenda

n

Linux on Embedded Devices n Development Process in General n Customised Board Support Packages n Debugging Techniques and Tools n Device Drivers vs. User Mode Processes n Robustness and Security Configuring for Embedded Use n Choosing/Modifying Initial Features n Prototyping vs. Final Product n Example: MicroBlaze Softcore n Example: ZYNC ARM Cortex

Details of Powering-Up n Boot-Loader-Responsibilities n The Root-File-System n A First Process (the „Initialiser“) n More Processes in User-Mode Optimising for Performance or Footprint Architectural Options for Linux on FPGAs

www 86 plc2.de

n n n n n n n n n

Linux Basics Linux Distributions XILINX GIT Server Setting up the Toolchain Kernel Configuration Building the Kernel File Systems Networking Support Device Models Linux Drivers

Labs n n n n n

GIT Server Access Toolchain Installation Building the Kernel Running uBoot and Starting Linux Networking and Network File Systems

www 87 plc2.de

Embedded

Die erfolgreiche Realisierung von Embedded Linux Projekten erfordert neben allgemeinem Linux-Wissen zusätzliche Kenntnisse. Diese können plattformspezifisch erworben werden, wie etwa im Workshop „Embedded Linux on ZYNQ Systems“ oder im Workshop „PetaLinux SDK”, oder auf allgemeiner Basis. Letzteres ist dann sinnvoll, wenn die Zielplattform noch nicht feststeht oder Projekte auf unterschiedlichen Plattformen absehbar sind. Aufbauend auf Grundkenntnissen im Linux-Bereich, die vorausgesetzt werden, schafft der Workshop „Compact Embedded Linux“ das erforderliche Wissen zu den Besonderheiten von Embedded Plattformen und den daraus resultierenden speziellen Anforderungen an den Entwicklungsprozess. Sie werden befähigt, die mit Embedded Linux verbundenen besonderen Gegebenheiten grundsätzlich einzuschätzen und Linux-Projekte zum Erfolg zu führen. Darüber hinaus besitzen Sie eine solide Wissensbasis, die Sie bei Bedarf in Bezug auf konkrete Hardware-Plattformen gezielt erweitern können. Hinweis: Die erforderlichen Linux-Grundlagen vermit-

seit 1979

Technische Beratung für EDV

Dipl.-Ing. Martin Weitzel

PowerWorkshop Professional Embedded Linux

Dieser Workshop vermittelt anfangs Grundlagen und Anwendung eines Embedded Linux Betriebssystems für den XILINX MicroBlaze Prozessor. Die Architektur unterscheidet den Linux Kernel und die User Applikationsebene. Der Kernel wird in aller Regel individuell erstellt und in diesem Workshop für eine individuelle MicroBlaze Plattform gebildet, wobei Petalogix auf den Open-Source Tree aufsetzt, verbunden mit kommerziellem Support. Sowohl für MicroBlaze Prozessor als auch für die neue ZYNQ ARM Architektur wird FPGA embedded PetaLinux unterstützt. Von der Prozessorunterstützung bis zu Netzwerkunterstützung werden notwendige Kenntnisse vermittelt und der Kernel konfiguriert, kompiliert und verifiziert. Auch das Einbinden von Hardware Peripherien mit notwendiger Treibererstellung ist Thematik in Theorie und Anwendung.

Mit der Teilnahme an diesem Workshop sind Sie in der Lage, ein individuelles Embedded Linux System aufzusetzen. Die Seminarsprache ist Deutsch. Anwendbare Technologien XILINX FPGAs Voraussetzungen FPGA Grundkenntnisse Grundlagen der Programmiersprache C Grundlagen von Linux sind von Vorteil Grundlagen von Embedded Systemen Dauer und Kosten 2 Tage, € 1.350,- netto pro Teilnehmer inklusive Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda

Die Nutzung von „Embedded Linux“ ist mittlerweile auch im Zusammenhang mit FPGA-basierten Designs möglich und häufig sinnvoll (z.B. mit MicroBlaze Softcore oder ZYNQ ARM Cortex). Hierzu ist zum einen ausbaufähiges Allgemeinwissen im Bereich von Linux gefragt, zum anderen sind Kenntnisse zu den Besonderheiten bei der Entwicklung von Embedded-Linux Applikationen bzw. Devices erforderlich. Der PowerWorkshop „Professional Embedded Linux“ bietet in 5 Tagen genau diese Kombination. Im Vergleich zum Workshop „Compact Linux“ gefolgt vom Workshop „Compact Embedded Linux“ werden die Themen hier stärker verzahnt und Übungen – so weit möglich und sinnvoll – mit einer Embedded Linux Variante durchgeführt. Die „Hands-On“-Erfahrung ist damit noch intensiver als bei der sequenziellen Kombination des 3- und 2-tägigen Workshops. Hinweis: Sofern Sie ausschließlich am Entwicklungsprozess auf einer bestimmten XILINX Plattform interessiert sind, möchten wir auf die beiden entsprechend spezia-

lisierten Workshops „PetaLinux SDK“ und „Embedded Linux on ZYNQ Systems“ (jeweils 2 Tage) aufmerksam machen, welche zum Erwerb von Grundlagenwissen auch mit diesem PowerWorkshop oder mit dem Workshop „Compact Linux“ (3 Tage) kombinierbar sind. Anwendbare Technologien Im Bereich von Linux und Embedded Linux universell; praktische Übungen teils mit Linux-PCs, teils mit Embedded Linux auf FPGA-basierter Hardware. Voraussetzungen Grundlegendes Ingenieurwissen im Bereich der Entwicklung von Hard- und/oder Software, idealerweise untermauert durch etwas Praxiserfahrung. Dauer und Kosten 5 Tage, € 2.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Labs

Embedded Linux Demystified

n

Introduction to PetaLinux SDK Build and Boot Linux n Application Development and Debugging n Networking and TCP/IP n Device Drivers, User Space I/O, and Loadable Modules n Board Bring Up with PetaLinux SDK and XILINX Platform Studio n Custom Hardware Development and Interfacing n Device Driver for the Hardware

n n n n n n n

A first look on the MicroBlaze embedded Linux Building the MicroBlaze processor Linux kernel and boot an Image Application Development and Debug with GDB Networking and TCP/IP. Experiment with web-based applications under Linux. Accessing Hardware Devices from User Space Base System Builder and Board Bring Up Custom Hardware Development – Design a customized IP core Custom Driver Development – Creating a kernel module

Embedded Linux System Architecture n Processes, Users, Groups, ... n File System, Access Control, Devices, ... n FPGA-based Examples for Embedded Linux

Linux on Embedded Devices n Development Process in General n Debugging Techniques and Tools n Device Drivers vs. User Mode Processes

Details of Powering-Up

Optimising Linux for Embedded Use

Boot-Loader-Responsibilities n The Root-File-System n A First Process (the „Initialiser“) n More Processes in User-Mode

Networking Options for Linux n NFS (Inter-Unix/Linux), Samba (Microsoft) n Ftp/ssh (Client and Server Side) n Web-Server (Browser-Access)

The „Shell” and other Scripting Options n Syntax- and Command Overview n Scripting with Shell, Tcl/Tk, Perl, Python, ...

System-Programming in C

Choice of Text-Editors

Architectural Options for Linux Applications

Achieving Performance Goals

General Configuration and Maintenance

www 88 plc2.de

www 89 plc2.de

Embedded

Workshop PetaLinux SDK

seit 1979

Technische Beratung für EDV

Dipl.-Ing. Martin Weitzel

Embedded Anwendungen in FPGAs erfreuen sich zunehmender Bedeutung. Daher bietet PLC2 nun einen CGrundlagen Workshop für Anwendungen der Embedded Software Programmierung, bei dem der Programmierer ein gutes Verständnis benötigt, auf vorhandene Ressourcen wie Speicher Rücksicht zu nehmen, eine hohe Stabilität zu erreichen, hardwarenahe Schnittstellen zu bedienen und Debugmethoden richtig anzuwenden. Die Übungen werden mit der XILINX SDK Entwicklungsumgebung durchgeführt und auf einem FPGA-Board programmiert. Der Workshop richtet sich insbesondere auch an Hardware-Entwickler, die sich Programmierkenntnisse für Embedded Anwendungen aneignen möchten und an Einsteiger der hardwarenahen Softwareprogrammierung, da in diesem Kontext die C-Programmiersprache dominiert. Die Sprachkonzepte werden vorgestellt, Compilierungsschritte und auch Anwendungen von Funktionen und Makros.

Die richtige Anwendung von Datentypen, das Casten und Kodierformate sind besonders bedeutend für stabile und fehlerfreie Programmabläufe. Begleitet wird der Workshop mit praktischen Übungen auf einem XILINX FPGA Evaluierungsboard. Anwendbare Technologien Aktuelle FPGA Technologien Voraussetzungen Grundkenntnisse von Programmiersprachen Grundlagenkenntnisse Mikroprozessoren Von Vorteil: XILINX EDK Kenntnisse

2 Tage, € 1.350,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Dynamic Memory

The C Language Overview

The Stack

The SDK Environment

Numeric Techniques

The C Pre Processor

Software Driver

Variables in C

Board Support Package

Control Structures

The XILINX SDK Environment

Functions and Libraries

Labs:

Debugging Strategies

Verzahnung), allerdings müssen die Teilnehmer nur einmal mit dem XILINX EDK vertraut gemacht werden, so dass insgesamt etwas mehr Zeit zur Verfügung steht. Anwendbare Technologien XILINX Extensible Programming Platform (EPP) Voraussetzungen Generelle Grundlagen der Programmierung sowie Grundkenntnisse betreffend den Aufbau eines (beliebigen) Mikroprozessors Dauer und Kosten 2 Tage, € 1.350,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Getting Comfortable with the SDK

Making Use of the C Standard Library

Execution Model for C/C++-Programs

Extensions in the C++ Library n Handling Character Strings n Frequently Used Data Structures n Common Efficient Algorithms

Memory Regions: Global, Stack, Heap

Introduction

Common Errors

Im Bereich der Embedded-Programmierung ist C nach wie vor die am häufigsten verwendete Programmiersprache. Bei Einsatz der GNU-Toolchain – wie etwa im Rahmen des XILINX EDK für ZYNQ – ist auch C++ eine Option, mitunter bestehen aber (ungerechtfertigte) Vorurteile hinsichtlich des Ressourcen-Bedarfs. Der 2-tägige Workshop „Embedded C/C++ Primer für ZYNQ“ dient zur Vorbereitung unseres 3-tägigen Workshop „Embedded C/C++ für ZYNQ“, z.B. wenn die dort genannten Voraussetzungen nicht gegeben sind. Als Alternative zu dieser Kombination möchten wir auf unseren 5-tägigen PowerWorkshop „Professional Embedded C/C++ für ZYNQ“ aufmerksam machen. Letzterer enthält insgesamt den selben Stoff (in leicht angepasster

Dauer und Kosten

Agenda

Program Design

Workshop Embedded C/C++ Primer für ZYNQ

The Absolute Basics of C Programming n Types and Variables n Flow of Control (Branches, Loops) n Functions (Parameters, Return Value)

For all labs and practical exercises a ZYNQ evaluation board will be used!

Some Typical C++ Extensions n Classes vs. Structures n Member Functions n Exceptions

Getting Comfortable with SDK Building a Simple C Program n Debugging Memory Leaks n Debugging the Stack n Driving XILINX Peripherals n n

www 90 plc2.de

www 91 plc2.de

Embedded

Workshop C-Programming with XILINX SDK

Technische Beratung für EDV

seit 1979

Dipl.-Ing. Martin Weitzel

Dipl.-Ing. Martin Weitzel

Workshop Embedded C/C++ für ZYNQ Im Bereich der Embedded-Programmierung ist C nach wie vor die am häufigsten verwendete Programmiersprache. Bei Einsatz der GNU-Toolchain – wie etwa im Rahmen des XILINX EDK für ZYNQ – ist auch C++ eine Option, mitunter bestehen aber (ungerechtfertigte) Vorurteile hinsichtlich des Ressourcen-Bedarfs. Der Workshop „Embedded C/C++ für ZYNQ“ ist nicht mit einer normalen C oder C++-Schulung vergleichbar, denn es stehen stets die speziellen Gegebenheiten einer Embedded-Plattform im Vordergrund. Das gilt schon für die Behandlung von C, aber ganz besonders für die enthaltenen C++-Features, bei deren Auswahl darauf geachtet wurde, dass sie die Softwarequalität im Hinblick auf Wiederverwendbarkeit, Robustheit und Verständlichkeit verbessern, ohne zugleich den Ressourcen-Bedarf zu erhöhen oder spürbare Performance-Einbußen zu verursachen. Im Rahmen dieses Kurses werden Sie ein ausgeprägtes Verständnis für die Abbildung von C- und C++-Konstrukten auf die Hardware entwickeln. Ressourcen- und Performance-Engpässe erkennen Sie im Voraus, in konkreten Problemfällen können Sie detaillierte Untersuchungen durchführen und angemessene Abhilfe schaffen. Sie sind in der Lage, die Vor- und Nachteile von C++ gegenüber C im Bereich Embedded-Programmierung fundiert und frei

von Vorurteilen zu bewerten und kennen eine Reihe wichtiger „Best Practises“ und „Hidden Pitfalls“. Hinweis: Sind die nachfolgend genannten Voraussetzungen nicht gegeben, können Sie diese mit unserer 2-tägigen Workshop „Embedded C/C++ Primer for ZYNQ“ erwerben oder an Stelle des hier beschriebenen 3-tägigen Workshops den 5-tägigen PowerWorkshop „Professional Embedded C/C++ for ZYNQ“ wählen. Anwendbare Technologien XILINX Extensible Programming Platform (EPP) Voraussetzungen Grundlagen der C-Programmierung, idealerweise vertieft durch Praxiserfahrung (nicht notwendigerweise im Embedded-Umfeld); darüber hinaus wünschenswert aber nicht zwingend: Basiswissen zu den wesentlichen Konzepten der Objektorientierten Programmierung (Klassen, Vererbung, Polymorphismus …).

3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

More of Object Oriented Programming n Run-time Polymorphism: Virtual Functions n Compile-time Polymorphism: Templates

Execution Model for C/C++-Programs Memory Regions: Global, Stack, Heap Language Features for Hardware Access Assessing Footprint and Performance Improving Modularity and Reusability Comparing typical C++ Features to C n C++-Classes vs. C-Structures n Members vs. Non-Members n Exceptions vs. Return Values

PowerWorkshop Professional Embedded C/C++ für ZYNQ Im Bereich der Embedded-Programmierung ist C nach wie vor die am häufigsten verwendete Programmiersprache. Bei Einsatz der GNU-Toolchain – wie etwa im Rahmen des XILINX EDK für ZYNQ – ist auch C++ eine Option, mitunter bestehen aber (ungerechtfertigte) Vorurteile hinsichtlich des Ressourcen-Bedarfs. Der PowerWorkshop „Professional Embedded C/C++für ZYNQ“ ist nicht mit einer normalen C oder C++Schulung vergleichbar, denn hier stehen von Anfang an die speziellen Gegebenheiten einer Embedded-Plattform im Vordergrund. Das gilt ganz besonders für die enthaltenen C++-Features, bei deren Auswahl darauf geachtet wurde, dass sie die Softwarequalität im Hinblick auf Wiederverwendbarkeit, Robustheit und Verständlichkeit verbessern, ohne zugleich den Ressourcen-Bedarf zu erhöhen oder spürbare Performance-Einbußen zu verursachen. Sie werden ein ausgeprägtes Verständnis für die Abbildung von C- und C++- Konstrukten auf die Hardware entwickeln. Potenzielle Ressourcen- und Performance-Engpässe

erkennen Sie im Voraus, konkrete Einzelfälle können Sie detailliert untersuchen und auf angemessene Weise Abhilfe schaffen. Den Mehrwert ausgewählter C++-Features für Embedded Plattformen können Sie fundiert und frei von Vorurteilen einschätzen. Darüber hinaus kennen Sie eine Reihe der wesentlichen „Best Practices“ und „Hidden Pitfalls“, sowohl C als auch C++ betreffend. Anwendbare Technologien XILINX Extensible Programming Platform (EPP) Voraussetzungen Generelle Grundlagen der Programmierung sowie Grundkenntnisse betreffend den Aufbau eines (beliebigen) Mikroprozessors. Dauer und Kosten 5 Tage, € 2.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Dauer und Kosten

Agenda Getting Comfortable with the SDK

Technische Beratung für EDV

Improving Maintenance and Robustness n Minimising Conditional Compilation n Catching Errors at Compile-time n … (and more pragmatic advice) ... For all labs and practical exercises a ZYNQ evaluation board is used!

Agenda Getting Comfortable with the SDK

Special Features for Hardware Access

Execution Model for C/C++-Programms

Assessing Footprint and Performance

Memory Regions: Global, Stack, Heap

Improving Modularity and Reusability

The Absolute Basics of C Programming n Types and Variables n Flow of Control (Branches, Loops) n Functions (Parameters, Return Value)

More of Object Oriented Programming n Run-time Polymorphism: Virtual Functions n Compile-time Polymorphism: Templates

The Typical C++ Extensions n Extending Structures to Classes n Member Functions n Pro's and Con's of Exceptions Making Use of the C Standard Library

Improving Maintainability and Robustness n Minimising Conditional Compilation n Catching Errors at Compile-Time n … (and more pragmatic advice) ... For all labs and practical exercises a ZYNQ evaluation board is used!

Extensions in the C++ Library n Handling Character Strings n Frequently Used Data Structures n Efficient Common Algorithms

www 92 plc2.de

www 93 plc2.de

Embedded

seit 1979

SILICONSOFTWARE Ausbildungsschwerpunkt „DSP“ Grafische FPGA-Programmierung über Flußdiagramme, visuelle Bandbreitenkontrolle, grafisches Parametrisieren und Konfigurieren, bitgenaue High-Level Simulation, genaue Ressourcenkontrolle, Place & Route Integration, integrierter SDK-Generator, automatische Timing-Anpassung, umfangreiche Bibliotheken und vieles mehr.

DSP

Manche der in diesem Abschnitt zusammengefassten Schulungen sind für FPGA Neueinsteiger, andere wiederum für erfahrene Entwickler geeignet. Unser PLC2 Training Guide hilft Ihnen die für Sie richtige Schulung auszusuchen. Sie können sich aber auch jederzeit von unseren erfahrenen Trainern und Referenten im Vorfeld beraten lassen.

Seite

Dauer (Tage)

Kosten

DSP Implementation Techniques

96

3

€ 1.900 o. TCs

Professional DSP for XILINX FPGAs DSP Design using System Generator Expert DSP Design using System Generator

97 98 99

5 3 5

€ 2.900 o. TCs € 1.900 o. TCs € 2.900 o. TCs

DSP

... that‘s VisualApplets.

Die in diesem Bereich zusammengefassten Workshops beinhalten die für Sie wichtigen Informationen um DSP Anwendungen mit XILINX FPGAs entwickeln zu können. Das Angebot umfasst sowohl die Verwendung des XILINX System Generators im Zusammenspiel mit Matlab Simulink als auch die HDL basierende Entwicklung von DSP Funktionen.

www http://www.silicon-software.de 94 plc2.de

www 95 plc2.de

Workshop DSP Implementation Techniques for XILINX FPGAs Der Workshop „DSP Implementation Techniques“ schließt die bestehende Lücke zwischen DSP System Designern und Hardware Entwicklern. Neben der Beschreibung wie DSP Algorithmen effizient implementiert werden können, wird auch gezeigt wie Entscheidungen auf Systemebene den Entwicklungsvorgang, als auch die Produktkosten beeinflussen können. Damit richtet sich dieser Workshop an Entwickler, die mit Produktentwicklungen betraut sind, bei welchen digitale Signalverarbeitung benötigt wird. Der PLC2-Workshop „DSP Implementation Techniques“ konzentriert sich auf System Design, Hardware Design und DSP Algorithmen. Obwohl zu Beginn ein kurzer Abriss der grundlegenden DSP Theorie präsentiert wird, sollten die Teilnehmer über ein fundamentales Grundwissen auf folgenden Gebieten verfügen:

n Abtastraten & FIR (Finite Impulse Response) and IIR (Infinite Impulse Response) Filter n Oszillatoren, Mixer und FFT (Fast Fourier Transformation) Algorithmen Die theoretischen Inhalte werden durch Übungen am Laptop/PC abgerundet. Anwendbare Technologien Alle FPGA Technologien Voraussetzungen Grundlagen ISE Design System Grundlagen VHDL Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

„Professional DSP for XILINX FPGAs“ schließt die bestehende Lücke zwischen DSP System Designern und Hardware Entwicklern und zeichnet sich durch einen sehr hohen Praxisanteil aus. Er ist für FPGA Entwickler konzipiert, die noch keine oder wenig DSP Erfahrung mitbringen. Nach einer umfassenden Einführung in die besonders für DSP Anwendungen wichtigen Architekturmerkmale der XILINX FPGAs wird gezeigt, wie DSP Algorithmen effizient in FPGAs implementiert werden können. Auch wird gezeigt, wie Entscheidungen auf der Systemebene die Implementierung und die Funktion der DSP Anwendung beeinflussen können. Während des breit angelegten Praxisteils werden die Teilnehmer eigenständig Schaltungen aus den unterschiedlichsten DSP Anwendungsbereichen mit VHDL beschreiben und mit Hilfe spezieller Test Benches verifizieren. Häufig vorkommende externe Komponenten wie ADC, DAC oder Operationsverstärker werden dabei mit Hilfe von VHDL modelliert. Nach abschließender Synthese kann die ordnungsgemäße Funktion dieser Schal-

tungen durch die Portierung auf reale Systeme/Test Boards verifiziert werden. Jeder Teilnehmer verfügt dabei neben dem Test Board über alle hierzu notwendigen Einrichtungen wie Entwicklungsrechner mit Designsoftware und Netzteil. Dadurch wird ein bestmöglicher Bezug auf die reale und praxisnahe Entwicklertätigkeit geschaffen. Selbstverständlich können auch konkrete Aufgabenstellungen im Rahmen des Praxisteils bearbeitet werden. Anwendbare Technologien Alle FPGA Technologien Voraussetzungen Grundlagen ISE Design System Grundlagen VHDL Dauer und Kosten 5 Tage, € 2.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Back to Basics n Traditional DSP vs. FPGA n Digital Signal Processing: What, Why, and Where n Signed Binary Number Refresher n Signed Number Arithmetic n Quantization, Saturation, Truncation, and Rounding n Latency vs. Throughput

FPGA Math n Addition and Subtraction n Accumulation n Multiplication n Other Functions Shift Registers, RAM, and Applications n SRL32E n Distributed Memory n Block Memory The FIR Filter n Overview n MAC Engine FIR n Semi Parallel FIR n Serial Distributed Arithmetic FIR n Full Parallel FIR n Parallel Distributed Arithmetic FIR n FIR Compiler

www 96 plc2.de

Back to Basics n Traditional DSP vs. FPGA n Digital Signal Processing n Signed Binary Number Refresher n Signed Number Arithmetic n Quantization, Saturation and Truncation n Latency vs. Throughput

The FIR Filter n Overview n MAC Engine FIR n Semi Parallel FIR n Serial Distributed Arithmetic FIR n Full Parallel FIR n Parallel Distributed Arithmetic FIR

FPGA Architecture n FPGA Overview n DSP48A1/E1 n Block RAM Memory Resources

Advanced Filter Techniques n Overview n Multiple-Channel Filter n Halfband and Interpolated Filters n Multiple-Rate Filter n Interpolation Theory n Decimation Theory n Multiple-Channel, Multiple-Rate Filter

FPGA Math n Addition and Subtraction n Accumulation n Multiplication Shift Registers, RAM, and Applications n SRL32E n Distributed Memory n Block Memory

The Fast Fourier Transform n FFT Design n FFT Core Generator Video and Imaging n Datapath vs. Post Process n Video Processing Techniques n Image Processing

www 97 plc2.de

DSP

Agenda

Agenda

FPGA Architecture n FPGA Overview n CLB structure n DSP48A1/E1 n Block RAM Memory Resources

PowerWorkshop Professional DSP for XILINX FPGAs

Workshop DSP Design using System Generator Die Produktivität des Entwicklers im FPGA Design kann durch Einsatz mathematischer Tools bedeutend gesteigert werden. Dieses gilt insbesondere für signalverarbeitende Algorithmen. Der Workshop "DSP Design using System Generator" zeigt die Möglichkeiten und vermittelt notwendige Kenntnisse, DSP Strukturen in grafischer Umgebung zu entwickeln, zu simulieren und im XILINX FPGA zu implementieren. Insbesondere Möglichkeiten, die FPGA Hardware an das Simulink Werkzeug zu koppeln, sowie umfangreiche Stimulus Elemente der Matlab Libraries, verkürzen den Design Zyklus der HDL Verifikation. Ein weiterer Vorteil besteht in der Methodik, nichtlineare Randbedingungen wie Wortbreite, Sättigungs- und Rundungsverhalten vor der Implementierung zu analysieren.

Zwei Übungen pro Seminartag am Laptop vermitteln die notwendige Praxis. Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlagenkenntnisse der digitalen Signalverarbeitung Dauer und Kosten 3 Tage, € 1.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Mit dem PowerWorkshop „Expert DSP Design using System Generator“ bietet PLC2 einen Workshop, der in 5 Tagen besonders praxisnah und mit erweiterten Themen die Einarbeitung in den Matlab/Simulink basierten Designflow gewährleistet. Matlab und XILINX kombinieren Ihre Werkzeuge, so dass der FPGA Entwurf in grafischer Form, effektiver und damit in kürzerer Zeit gelingt. Insbesondere Möglichkeiten, die FPGA Hardware an das Simulink Werkzeug zu koppeln, sowie umfangreiche Stimulus Elemente der Matlab Libraries, ermöglichen kürzere Entwicklungszyklen. Ein weiterer Vorteil besteht in der Methodik, nicht lineare Randbedingungen wie Wortbreite, Sättigungs- und Rundungsverhalten vor der Implementierung zu analysieren, so dass die Architektur den

realen Bedingungen entsprechend entwickelt wird. Die Themeninhalte werden durch vielfältige Übungen mit Hardware intensiviert. Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlagenkenntnisse der digitalen Signalverarbeitung. Dauer und Kosten 5 Tage, € 2.900,– netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Matlab Simulink Basics n Stimulus and Response n Sampling and Resolution n Design Hierarchy and Subsystems

Implementing System Control n Control Mechanisms n Block Operations n Implementing .m File Functions

XILINX System-Generator Basics n Interfacing and Data Types n Constructing the Design n System-Generator Blockset

Multi-Rate Systems n Sample Rate Conversion n Simulink Propagation Rules n Timing Constraints

Digital Filter Implementations n FIR Filters n IIR Filters n Parallel Filters n Sequential Filters

Designing with Shared Memories n Memories, Shared Memories n Register based Interfaces n BlockRAMs and FIFOs Achieving Higher Performance n Timing Analysis Compilation n Performance Improvements Übungen am PC mit FPGA Evaluierungsboard

Signals in System-Generator n Signal Conversion n Signal Extraction

Matlab Simulink Basics n Stimulus and Response n Sampling and Resolution n Design Hierarchy and Subsystems

Microcontrollers n PicoBlaze in Simulink n EDK Processor Integration n Creating CoProcessors

XILINX System-Generator Basics n Interfacing and Data Types n Constructing the Design n System-Generator Blockset

Multi-Rate Systems n Sample Rate Conversion n Sample Rate Changing Blocks n Simulink Propagation Rules n Timing Constraints

Digital Filter Implementations n FIR Filters n IIR Filters n Distributed Arithmetic Filters n Parallel Filters n Sequential Filters n Semi-parallel Filters n FFT Filters Verification n Simulink Verification n HDL Co-Simulation n Hardware Verification n Testbench Verification Signals in System-Generator n Signal Conversion n Signal Extraction n Expression Blocks

DSP Macro Programmierung n DSP48: Programming the Core n Pipelining an Algorithm Creating Various Submodules for ISE n File Structure n HDL Flow, Netlist Flow n Simulation Flow n Timing and Area Constraining Designing with Shared Memories n Memories, Shared Memories n Register based Interfaces n BlockRAMs and FIFOs Achieving Higher Performance n Timing Analysis Compilation n Performance Improvements

Implementing System Control n Control Mechanisms n Block Operations n Implementing .m File Functions

www 98 plc2.de

www 99 plc2.de

DSP

Agenda

Agenda

Verification n Simulink Verification n HDL Co-Simulation n Hardware Verification

PowerWorkshop Expert DSP Design using System Generator

Ausbildungsschwerpunkt „Graphics“ Die industrielle Bild- und Video Verarbeitung gewinnt immer mehr an Bedeutung, insbesondere beim Einsatz der Bausteine aus der XILINX ZYNQ-7000 Familie. In diesem Ausbildungsschwerpunkt bieten wir Ihnen Schulungen an die Sie bei der Entwicklung ihrer speziellen, auf Bild-

verarbeitung ausgerichteten Anwendungen unterstützen sollen. Unser PLC2 Training Guide hilft Ihnen die für Sie richtige Schulung auszusuchen. Sie können sich aber auch jederzeit von unseren erfahrenen Trainern und Referenten im Vorfeld beraten lassen.

Seite

Video Signal Processing using XILINX FPGAs Graphics Control in ZYNQ / 7Series / Spartan

102 103

Dauer (Tage) 3 2

Kosten € 1.900 o. TCs €1.350 o. TCs

Graphics

Graphics

www 100 plc2.de

www 101 plc2.de

Workshop Graphics Control in ZYNQ / 7Series / Spartan

Workshop Video Signal Processing using XILINX FPGAs gen aufbauen können. Den Teilnehmern werden Rechner und Hardware Boards zur Verfügung gestellt, um unterstützt mit den Übungen Workflow und die FPGA Realisierung nachzuvollziehen. Anwendbare Technologien XILINX FPGA Familien Voraussetzungen Grundkenntnisse VHDL Grundkenntnisse der FPGA Architektur Kenntnisse des XILINX FPGA Design Flows Dauer und Kosten 3 Tage, € 1.900,- netto pro Teilnehmer inklusive ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen

Agenda Video Filtering n 1D-, 2D-, 3D-Filters n Filter Design and Filter Architectures n Edge Detection

Video Formats n Overview n RGB, YUV, YCrCb n Composite / S-Video n SDTV, HDTV, H.264

FPGA Hardware Co-Simulation for Video Processing

Video Synchronization n Timing Diagrams n Sync Frames n H-Sync, V-Sync

XILINX Solutions n IP Cores and n Reference Designs

Video Displays n Graphic Standards n VGA, DVI, Display Port n Gamma Correction Video Interfaces n SDI Interface (SD, HD, 3G) n SDI Implementation using serial Tranceivers

Embedded processing using XILINX ZYNQ-7000 All Programmable SoC and FPGAs has become an integral part of a growing number of applications which require Graphical User Interface (GUI) to enable an easy system control, increase the level of information that can be communicated, and enhance system’s differentiation. Embedded systems typically require aid from a dedicated hardware Graphics Processing Unit (GPU) that offloads the graphics rendering burden from the system’s microprocessor, increases graphics performance and enables interfacing with different display types. The focus of the workshop ”Graphics control in ZYNQ/7 Series/Spartan” is to provide developers with the knowledge necessary for building application specific 2D and 3D GPUs designed by logicBRICKS IP cores from company Xylon. Participants get a theoretical background of embedded graphics, overview of necessary IP cores, software drivers, graphics libraries and support for different operating systems, as well as design tips. Everything is covered with practical

GPU implementation examples in a real hardware on the ZYNQ-7000 AP SoC ZedBoard development kit. The acquired knowledge and tools are applicable to all other XILINX technologies. Applicable Technologies XILINX ZYNQ-7000 AP SoC and FPGA families Requirements Basic knowledge of VHDL Basic knowledge of ZYNQ-7000 and FPGA architectures Knowledge of XILINX Platform Studio and Vivado design flows ZedBoard development kit Duration and Costs Duration: 2 days Cost: € 1.350,- net per person, including detailed training material, drinks in the breaks and lunch

Agenda Embedded graphics basics FPGA GPU implementation: options and challenges n Introduction to typical graphics functions n logicBRICKS display controller, 2D and 3D graphics accelerator IP cores n Overview on necessary GPU SW drivers and tools n n

Labs Basic display controller design Use of standalone (bare-metal) drivers n Accelerated 2D GPU design n logicBRICKS GPU use in Linux OS n n

Übungen n Video Format Conversion n Video Sync Generation n Gamma Correction n Display Port Sink and Source n Framestore Architecture n Video Filter Implementation

Video Storage n Line Buffering n Frame Buffering n Frame Rate Conversion

www 102 plc2.de

www 103 plc2.de

Graphics

Video Signalverarbeitung stellt häufig hohe Ansprüche an Echtzeitfähigkeit, Speicherbandbreite und High-Speed Schnittstellen. FPGAs bieten in dieser Hinsicht ideale Plattformen der unterschiedlichsten Anwendungen und Ansprüchen von Automotive, Medizintechnik, Consumer oder Broadcasting. Der Workshop „Video Signal Processing using XILINX FPGAs“ ermöglicht den Teilnehmern praxisbezogenes Verständnis von Theorie, Videostandards, bis zur FPGA Realisierung. Verschiedene Entwicklungsmethoden, wie HDL Programmierung, Algorithmenumsetzung und Simulation unter Matlab oder der Embedded Unterstützung mit dem MicroBlaze Controller, werden in dem praxisbezogenen Workshop gezeigt und angewandt. So werden auch wichtige Referenzen, IP-Cores und Applikationen gezeigt, auf deren Basis eigene FPGA Entwicklun-

Seminare Neben unseren regelmäßig stattfinden Workshops bieten wir in Zusammenarbeit mit der Firma Avnet Silica EMG GmbH Seminare mit unterschiedlichen Themeninhalten durch. Diese Seminare ermöglichen Entwicklern, Teamleitern sowie Mitarbeitern der Führungsebene einen umfassenden Einblick in die vielseitigen Möglichkeiten rund um die FPGA Entwicklung. Unsere erfahrenen Referenten vermitteln kompetent und auf verständliche Art und Weise selbst schwierige Sachverhalte und Zusammenhänge. Alle Teilnehmer erhalten ausführliche Seminarunterlagen die auch später noch als

Nachschlagewerk verwendet werden können. Selbstverständlich ist der Seminarleiter gerne bereit Ihre Fragen rund um die behandelten Themen zu beantworten. Lesen Sie auf den nachfolgenden Seiten alle Informationen, die Sie zu den Seminaren benötigen. Sollten weitere Fragen auftauchen, wenden Sie sich an uns, wir werden Ihnen diese gerne beantworten. Die Seminare werden regelmäßig an verschiedenen Orten durchgeführt. Die aktuellen Orte und Termine entnehmen Sie bitte unserer Homepage unter www.plc2.de

Seite

Dauer (Tage)

Kosten

PlanAhead

105

1

Kostenlos

Vivado Design Suite

106

1

Kostenlos

Tcl/Tk

107

1

Kostenlos

ZYNQ-7000 EPP

108

1

Kostenlos

PlanAhead ist nicht nur ein leistungsfähiges Plug-In für die ISE Designumgebung sondern wird in zukünftigen XILINX Entwicklungsumgebungen wie z.B. Rodin eine zentrale Rolle spielen. Dabei stellt PlanAhead eine Fülle von vielfältigen Analyse- und Constraint Werkzeugen zur Verfügung. PlanAhead wird deshalb die bekannte Oberfläche von ISE ablösen und eine eigene einheitliche Designoberfläche zur Verfügung stellen. Neue Methoden und Strategien, wie z.B. Partial Reconfiguration oder SmartCompile, sind bereits heute nur über PlanAhead zugänglich. In diesem Seminar lernt der Teilnehmer den Designflow für eine erfolgreiche Implementierung von FPGA-Schaltungen unter Verwendung von PlanAhead kennen. Hierfür werden zunächst die Möglichkeiten der Software sowie die Verzeichnis- und Dateistruktur aufgezeigt. In diesem Zusammenhang werden auch die unterschiedlichen Projektarten erörtert (RTL, Pin Planning, Implementierung,

Analyse), wobei die Betonung für den weiteren Verlauf insbesondere auf der Projektierung von HDL basierten Designaufgaben liegt. Neben der Erzeugung und Einbindung von RTL-Quelldateien werden auch das Pin Planning und die Integration des CORE-Generators gezeigt. Im Zuge der auf Strategien basierten Implementierungen werden neben der Timinganalyse auch Methoden wie z.B. der Design Rule Check (DRC) oder SSN Noise Analysis demonstriert. Anwendbare Technologien aktuelle FPGA-Technologien Voraussetzungen Grundkenntnisse der FPGA-Technologie und des XILINX Design Tool Flow sind hilfreich Dauer und Kosten 1 Tag, die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Agenda Creating, Configuring, and Placing I/O Ports and Interfaces n Running DRC and Noise Analysis n Selecting Alternate Compatible Parts n

PlanAhead Tool Project Manager n PlanAhead Tool Design Flows n Creating a Project n Project Manager n PlanAhead Tool Tips I/O Pin Planning n Using the Pin Planning Environment n I/O Layout n Importing and Exporting an I/O Port List

Floorplanning n Area Constraints (Pblock) n LOC Constraints n BEL Constraints n Fixed and Unfixed Constraints

Seminare

Seminare

Seminar PlanAhead

www 104 plc2.de

www 105 plc2.de

seit 1979

Technische Beratung für EDV

Dipl.-Ing. Martin Weitzel

Die Vivado™ Design Suite ist eine neue Entwicklungsumgebung. Besondere Funktionen machen sie ideal für Designs, welche auf IPs basieren oder komplette Systeme integrieren. Bei der Vivado™ Design Suite handelt es sich um eine stark integrierte Entwicklungsumgebung, die auf einer systemorientierten Generation von Werkzeugen basiert. Das Rückgrat hierfür bilden eine übergreifende, skalierbare Datenbasis und eine einheitliche Testumgebung. Dieses Seminar gibt einen ersten Überblick über die Funktionsweise von Vivado™ und das Arbeiten mit dem Tool. Das Besprochene Informationsspektrum reicht dabei von grundlegenden, unbedingt notwendigen Arbeitsschritten (z.B. Projekterstellung) bis zu bislang nicht vorhandenen Features (IP-Packager).

Zur Darstellung der Zusammenhänge und der besseren Visualisierung hat der Vortrag einen hohen Anteil an praktischen Demonstrationen. Anwendbare Technologien 7-Series Families oder neuere Voraussetzungen Grundkenntnisse der FPGA-Technologie sind hilfreich Grundkenntnisse VHDL Dauer und Kosten 1 Tag, die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Agenda Basic Project Flow n File creation n File loading n IP-Core creation and binding n Analysis of hierarchy, resources and circuitry (schematic) n Cross-referencing from schematic to HDL n Synthesis and Strategies n Implementation and Strategies n Final design analysis (“FPGA Editor” and reports) n Download to board VivadoSim n Mixed language simulation n Launch simulation n WCFG files and simulation run time n Memory editor n Analog waveform n Virtual bus + groups n Opening static simulation

Core-Generator and IP-Packager n Creating IP-Cores n Package IP-Core with metafiles n Update IP catalogue Floorplanning n Pblock creation n Automatic Pblock placement n Resizing Pblocks n Rules and Tips XDC and Scripting with Tcl n Introduction to XDC n Creating constraints for example design n Project less implementation n Design analysis (reports, specific timing analysis)

www 106 plc2.de

Seminar Tcl/Tk Die Programmiersprache Tcl wurde vor etwa 30 Jahren von John Ousterhout als „Tool Command Language" entworfen. Ousterhout war damals Professor am MIT im Bereich IC-Design und hatte häufig mit entsprechenden Tools zu tun, die seinerzeit ausschließlich mit proprietären Sprachen der jeweiligen Hersteller bedient wurden. Was ihm vorschwebte und was er letzten Endes realisierte, war eine allgemein verwendbare, leicht zu erweiternde Skript-Sprache als Basis für interessierte Tool- Hersteller, mit dem Ziel, die unterschiedlichen Kommandosprachen zu vereinheitlichen. Das gelang (damals) zwar nicht, dennoch war Tcl Mitte der 90er im Unix-Bereich sehr erfolgreich: Grund waren u.a. zwei beliebte Erweiterungen, „expect“ und „Tk“. Mit „expect“ lassen sich kommandozeilen-basierte Applikationen automatisieren, auch wenn diese eigentlich für die interaktive Verwendung entworfen sind. Das wesentliche Feature dabei ist, dass expect in weiten Grenzen an zu erwartende Ausgaben anpassbar ist und individuell darauf reagieren kann, was auch Timeouts beinhaltet, wenn keine Ausgabe kommt: das gibt der Automatisierung ein hohes Maß an Flexibilität und macht expect einem starrem Scripting deutlich überlegen. „Tk“ ist eine Tcl-Erweiterung zur Programmierung grafischer Benutzerschnittstellen (prozedural und dynamisch,

kein statischer GUI-Designer). Anfangs existierte Tk nur für das Unix-Window-System X11, doch die Portierung von Tcl/Tk auf Microsoft Windows folge schon bald, später auch auf weitere Betriebssysteme. Mit Tcl/Tk sind somit betriebssystem-übergreifend portable GUI-Applikationen realisierbar. Obwohl mittlerweile eine reiche Auswahl an Skript-Sprachen existiert, von denen einige auch GUI-Programmierung unterstützen, lohnen sich Tcl/Tk-Kenntnisse nicht allein für „das schnelle Skript“, die Automatisierung zeitraubender Tätigkeiten oder GUI-Applikation: nahezu alle XILINX FPGA-Tools (XDC, PlanAhead, ISE, ChipScope ...) basieren mittlerweile auf Tcl, das Erlernte ist also auch dort anwendbar. Anwendbare Technologien Allgemein / die meisten XILINX FPGA-Tools Voraussetzungen Grundlagen der Programmierung, z.B. durch Kenntnis einer beliebigen höheren Programmiersprache (idealerweise ergänzt durch Praxiserfahrungen) Dauer und Kosten 1 Tag, die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Agenda Tcl-Architektur-Überblick und Syntax

Prinzipien der GUI-Programmierung mit Tk

Variablen und Unterprogramme

Tk in Beispielen, u.a. n Interaktives Datenfilter n Minimaler „http-Client“ n Animation für Geräte-Steuerung

Ablaufsteuerung und Fehlerbehandlung Ereignisgesteuerte Programmierung Tcl in Beispielen, u.a. n Intelligente Datenfilterung n Datenzusammenführung n Minimaler „http-Server“

Tcl-Integration in XILINX FPGA-Tools

Seminare

Seminar VIVADO

www 107 plc2.de

Evaluation Boards / Prototypen Boards

Seminar ZYNQ-7000 EPP Dieses Seminar informiert den Anwender wie Embedded Designs mit der ZYNQ-7000 EPP Architektur mit der XILINX Embedded Development Kit (EDK) Entwicklungsumgebung realisiert werden können. Neben der Vorstellung der ZYNQ-7000 EPP Architektur wird die Definition des AXI Bus Interfaces sowie die Integration verschiedener IP Komponenten gezeigt. Anwendbare Technologien XILINX Extensible Processing Platforms (EPPs) Voraussetzungen Vertraut mit der XILINX ISE Entwicklungsumgebung Grundkenntnisse der Programmiersprache C HDL Basiswissen Dauer und Kosten 1 Tag, die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Agenda XILINX Embedded Processing n Overview ZYNQ-7000 EPP Overview n Architecture n Building an Embedded Processor System in XPS

rung der in den einzelnen Workshops behandelten Beispiele verwendet. Das in einem Workshop erworbene theoretische Wissen kann dann anschließend im Unternehmen mit einem solchen FPGA Evaluation Board unmittelbar in die Praxis umgesetzt werden. Darüber hinaus umfasst unser Board-Portfolio nicht nur XILINX FPGA Evaluation Boards sondern auch weitere anspruchsvolle FPGA- und μController Boards sowie Zubehör. Eine umfassende Übersicht finden Sie unter www.plc2.de oder direkt bei www.digilentinc.com.

Embedded Development Using EDK n Overview n PS Config Wizzard

Evaluation Boards / Prototypen Boards ZedBoard BASYS 2 FPGA Board NEXYS 2 FPGA Board NEXYS 3 FPGA Board XUPV5 – Virtex5 OpenSPARC Evaluation Platform ATLYS Spartan-6 FPGA Development Kit NetFPGA Pmod – Peripheral Modules

Seite 111 112 113 114 115 116 117 118

Embedded Processor IP Component Features n Overview AXI Overview n Concept n Using AXI Bus Interface

www 108 plc2.de

www 109 plc2.de

Boards

In diesem Jahr stellt XILINX eine Weltneuheit vor. Diese neue Produktfamilie wird als Extensible Processing Platform (EPP) bezeichnet. Auf einem einzigen Chip befindet sich ein ARM Cortex-A9 MPCore der mit viel programmierbarer Logik, basierend auf der 28nm-FPGATechnologie der Serie-7 von XILINX, umgeben ist. Das Prozessorsystem bootet sofort nach dem Einschalten, wie man es normalerweise nur von den Mikrocontrollern gewohnt ist. Es läuft vollkommen unabhängig von der programmierbaren Logik mit einer Vielzahl von Betriebssystemen. Die programmierbare Logik kann nur durch das Prozessorsystem konfiguriert werden. Ein weiterer wichtiger Punkt ist, dass die FPGA Logik nicht autonom in Betrieb genommen werden kann. Die massive Parallelverarbeitung von großen Datenmengen in der programmierbaren Logik kann dem Applikationsentwickler beispielsweise zur Signalverarbeitung nützlich sein und die Implementierung zusätzlicher Peripherieelemente erleichtern.

Um unsere Kunden noch umfassender in ihrer Weiterbildung unterstützen zu können bieten wir spezielle XILINX FPGA Evaluation Boards des bekannten Herstellers Digilent Inc. an. Dem interessierten Schulungsteilnehmer steht damit die Möglichkeit offen, ein für ihn attraktives Paket aus Workshops und den dazu passenden Boards zu schnüren. Dieses Angebot richtet sich insbesondere an FPGA Neueinsteiger die das in einem Workshop erworbene Wissen direkt in Hardware umsetzen möchten. Identische Boards werden nach Möglichkeit auch zur Implementie-

Dienstleistungsangebote für FPGA Boards Embedded Board Wizzard Viele Entwicklungsboards, die Sie über PLC2 beziehen können, bieten zwar die gewünschten Features und Peripherieanschlüsse, werden jedoch nicht vom XILINX EDK-Wizzard des Base-System-Builders E unterstützt, der das Erstellen von Embedded FPGA R Projekten erheblich erleichtert! Diese Unterstützung ist auch häufig für ältere Evaluierungsboards gefragt oder für eigene Board Entwicklungen, die es dem Entwicklungsteam erlaubt, USB ohne Hardware Detail-Sachkenntnisse ihr embedded Projekt individuell „zusammen zu clicken.“ w Soith lassen sich die Ressourcen des FPGAs derselben a the s Hardwarebaugruppe in verschiedenen Applikatioronics design o s nen individuell nutzen und durch den Ansatz von all g n mmi with Haben Sie Erfahrung graHigh romit SpeedReusability Kosten und Zeit sparen. p r o f e fre Leiterplatten bleDesign Entwürfen? Beispielsweise bietet XILINX in der neuen SparDiese Lücke können wir von PLC2 schliessen! tan-6 Technologie einen integrierten Memory ConLassen Sie sich ein Angebot unterbreiten, für die troller für DDRAM3 Speicherchips. Allerdings Erstellung eines Base-System-Builder Templates! verlangen derart schnelle Speicher-Interfaces viel Erfahrung und die richtigen Werkzeuge für den GA-p FPLeiterkarten Entwurf. s PLC2 kann Sie hier unterstützen, FPGA Boards zu entwickeln und sicherzustellen, die Kriterien der Signalintegrität für geforderte hohe Bandbreiten nach Spezifikation zu erfüllen. So lassen sich Risiken mindern!

for less tha

n the p

ZedBoard Features » Zynq-7000 EPP XC7Z020-CLG484-1 » Memory » 512 MB DDR3 » 256 Mb Quad-SPI Flash » 4 GB SD card » Onboard USB-JTAG Programming » 10/100/1000 Ethernet » USB OTG 2.0 and USB-UART » PS & PL I/O expansion (FMC, Pmod™, XADC) » Multiple displays (1080p HDMI, 8-bit VGA, 128 x 32 OLED) ZedBoard is a low-cost development board for the Xilinx Zynq™-7000 Extensible Processing Platform (EPP). This board contains everything necessary to create a Linux, Android, Windows® or other OS/RTOSbased design. Additionally, several expansion connectors expose the processing system and programmable logic I/Os for easy user access. Take advantage of the Zynq-7000 EPP’s tightly coupled ARM® processing system and 7 series programmable logic to create unique and powerful designs with the ZedBoard. The ZedBoard kit is supported by the www.zedboard.org community website where users can collaborate with other engineers also working on Zynq designs.

» I2S Audio CODEC

Target Applications » Video processing » Motor control » Software acceleration » Linux/Android/RTOS development » Embedded ARM® processing » General Zynq™-7000 EPP prototyping

Kit Includes » » » » » » »

Avnet ZedBoard 7020 baseboard 12 V AC/DC power supply 4 GB SD Card Micro-USB cable USB Adapter: Male Micro-B to Female Standard-A Getting Started Guide ISE® WebPACK™ with device-locked ChipScope license

To purchase the ZedBoard, visit www.zedboard.org

www 110 plc2.de

www 111 plc2.de

Boards

ants to yone who w form for an at pl e Ba l Th ea . id d is an chnologies B ys2 boar h ds and te

TM

Advanced digital design for less than the price of a textbook

Advanced digital design for less than the price of a textbook

FPGA-powered education supported by:

Power supplies by:

FPGA-powered education supported by:

CellularRAM by:

Engineered for

Engineered for

StrataFlashTM by:

Free CAD tools from Xilinx

‡USB 2 full-speed port for FPGA configuration and data transfers (using Adept 2.0 software available as a free download) ‡XCF02S Platform Flash ROM that stores FPGA configurations indefinitely ‡User-settable oscillator frequency (25, 50, and 100MHz), plus a socket for a second oscillator ‡Eight LEDs, four-digit seven-segment display, four pushbuttons, eight slide switches, PS/2 port, and 8-bit VGA port ‡Four 6-pin headers for user I/Os, and for attaching Digilent breadboard or Pmod accessory boards (see www.digilentinc.com for more information) ‡Ships with USB cable in a convenient plastic carry case

‡;LOLQ[6SDrtan-3E, 500K or 1200K gate

The Digilent Basys2 board is an ideal platform for anyone who wants to build real digital circuits or learn about modern design methods and technologies. The Basys2 board brings the advanced features of Xilinx’s Spartan-3E FPGA to a low-cost system that includes a USB2 port, a Platform Flash configuration ROM, a collection of useful I/O devices, and an user-settable clock source. The Basys2 board makes a great entry-level platform for designs ranging from simple logic circuits to complex digital systems.

‡86%SRrt providing board power, device configuration, and high-speed data transfers ‡Works with ISE/Webpack and EDK ‡0%IDVW0LFURQ36'RAM ‡0%,QWHO6WUDWD)ODVK)ODVKRam

The on-board full-speed USB2 port powers the board, provides a configuration port for the FPGA and Platform Flash, and allows user-data transfers with a PC. When paired with a notebook computer, the Basys board can be used to implement real circuits anytime, anywhere.

Full Speed USB2 Port

Platform Flash

Multiple Clock Sources

(JTAG and data transfers)

(config ROM)

(1Hz, 25/50/100 MHz)

12

Data port

‡+LJKHIILFLHQF\VZLWFKLQJSRZHUVXSSOLHV (good for battery-powered applications

JTAG port

Spartan 3E-100 CP132 32

2

8 bit color

4

JA

4

JB

4

JC

4

JD

VGA Port Pmod Connectors PS/2 Four on-board 6-pin expansion I/O Devices Port connectors are compatible with Digilent’s low-cost Pmod accessory circuits, making it easy to add A/D and D/A converters, motors, sensors, and a variety of other devices and circuits. All I/O signals are ESD and short-circuit protected, ensuring a long operating life in any environment.

The Basys2 board is fully compatible with the Xilinx ISE tools, including the free WebPack. It ships with a USB cable, so designs can be implemented immediately with no hidden costs.

www 112 plc2.de

‡;LOLQ[3ODWIRrm Flash ROM

‡0+]RVFLOODWRr, plus a socket for a second oscillator ‡)3*$,2·VURXWHGWRH[SDQVLRQ FRQQHFWRUVRQHKLJKVSHHG+LURVH); connector with 21 differential pairs and four 6-pin headers) ‡$OO,2VLJQDOVDUH(6'DQGVKRrt-circuit protected, ensuring a long operating life in any environment. ‡2QERDUG,2LQFOXGHVHLJKW/('V four-digit seven-segment display, four pushbuttons, eight slide switches ‡6KLSVLQD'9'FDVHZLWKDKLJKVSHHG USB2 cable

Free CAD tools from Xilinx

The Nexys-2 board is a reliable all-in-one circuit development platform for engineers at every level. Featuring a large Xilinx Spartan-3E FPGA, a high-speed USB2 port, 16MB of RAM, 16MB of Flash ROM, switching power supplies, and a collection of ports and I/O devices, the Nexys-2 board makes an ideal platform for projects ranging from simple logic circuits to complex processors and controllers. All I/O signals are ESD and short-circuit protected, ensuring a long operating life in any environment. Flash The Nexys-2 is fully compatible with all versions of the Xilinx ISE CAD tools, including EDK and the free WebPack. When used with EDK, the Nexys-2 makes an ideal host for Xilinx’s MicroBlaze processor running MicroC Linux.

High Speed USB2 Port

Platform Flash

(JTAG and Data)

(config ROM)

20

Data port

Clock

16 MByte

50 MHz

JTAG port

SDRAM 16 MByte

45

Spartan 3E-500 FG320 32

2

8 bit color VGA

2

RS232

PS/2 I/O Devices

Data Ports

32 Pmod (x4)

43 Hi-speed

Expansion Connectors

The on-board USB2 port provides power for the board, configures the FPGA and platform Flash, and allows high-speed data transfers with a PC. When driven from a notebook computer with the included USB2 cable, the Nexys-2 board can be used to build real circuits anytime, anywhere. Now everyone can own a powerful, state-of-the-art development system for less than the cost of a textbook!

www 113 plc2.de

Boards

‡Xilinx Spartan 3E FPGA (100K or 250K gates) with 18-bit multipliers, 72Kbits of fast dual-port block RAM, and 500MHz+ operation

Xilinx XUPV5-LX110T Evaluation Platform TM

Bringing the Throughput of OpenSPARC Chip Multi-Threading to an FPGA

The Xilinx XUPV5-LX110T is a versatile general purpose development board powered by the Virtex®-5 FPGA. It is a feature-rich general purpose evaluation and development platform, includes on-board memory and industry standard connectivity interfaces, and delivers a versatile development platform for embedded applications.

The XUPV5-LX110T features the Virtex-5 XC5VLX110T device with: s  Virtex-5 Logic Slices s Tri-mode Ethernet MACs (one with on-board Gbit PHY) s +BITSOFBlock RAM s$30SLIces sRocket I/O transceivers

JTAG Flash

 SPI

10/100/1000 Ethernet PHY $$2 3/ $)--

JTAG

Master Serial

Slave Serial

SPI Cfg

GPIO (ButtON,%$$)0Switch)



$igital Audio A# Audio Codec 

16 MByte

16MByte

6

47

$VI Output Codec

System Monitor

Adept USB2 FPGA config & user data

23

2

USB Host

HID for mouse/KB

SMA ($ifferential In/Out Clocks)

Virtex-5 LXT/SXT/FXT FPGA

32

8-bit VGA

10

Spartan®-6 XC6SLX16 CSG324C

USB-UART GTP:Serial ATA

GTP:3-!

29

10-100 Ethernet PHY GTP:3&0

40

High-Speed Expansion

WƌŽƵĚůLJ^ƉŽŶƐŽƌĞĚLJ͗

2

Basic I/O

Serial

Battery and Fan Header 8 Character L#$

User IIC Bus

IIC EEPROM

Ready For

GTP: PCIe 1x

22

LEDs, buttons, switches

XGI Header

$VI-I Video Out

23 XCVR

$UAL03

Pmod™ Port Expansion

Mic In / Line In VGA Input Codec

PLL Clock Generator Plus User Oscillator

Clock

100 MHz

Configuration sPlatform USB/JTAG download sCompact Flash

Line Out/ Headphone



SPI Flash (x4)

Cellular RAM

On-board Memory s-byte $ouble $ata RatE3$R!-3/$)-s-byte ZBT SRAM sRemovable 1Gbyte Compact Flash Card s-byte NumonYX0StrataFlash s.ON volatile Platform Flash

2* 

Platform Flash



Piezo/Speaker

16 MByte

JTAG



Host Peripheral Peripheral

USB Controller

System ACE Controller

Sync SRAM

JTAG

ͻyŝůŝŶdž^ƉĂƌƚĂŶϲyϲ>yϭϲͲ^ϯϮϰ ͻϭϲDďLJƚĞDŝĐƌŽŶĞůůƵůĂƌZD ͻϭϲDďLJƚĞDŝĐƌŽŶWDWĂƌĂůůĞů&ůĂƐŚ ͻϭϲDďLJƚĞDŝĐƌŽŶWDYƵĂĚͲŵŽĚĞ^W/&ůĂƐŚ ͻϭϬͬϭϬϬ^D^>EϴϳϭϬW,z ͻŝŐŝůĞŶƚĚĞƉƚh^ƉŽƌƚĨŽƌƉŽǁĞƌ͕ƉƌŽŐƌĂŵŵŝŶŐΘĚĂƚĂƚƌĂŶƐĨĞƌƐ ͻh^ͲhZd ͻdLJƉĞͲh^ŚŽƐƚĨŽƌŵŽƵƐĞ͕ŬĞLJďŽĂƌĚŽƌŵĞŵŽƌLJƐƟĐŬ ͻϴͲďŝƚs' ͻϭϬϬD,njĮdžĞĚͲĨƌĞƋƵĞŶĐLJŽƐĐŝůůĂƚŽƌ ͻϴƐůŝĚĞƐǁŝƚĐŚĞƐ͕ϰƉƵƐŚďƵƩŽŶƐ͕ϰͲĚŝŐŝƚϳƐĞŐĚŝƐƉůĂLJ͕ϴ>Ɛ ͻ&ŽƵƌĚŽƵďůĞͲǁŝĚĞWDŽĚΡĐŽŶŶĞĐƚŽƌƐ͕ŽŶĞs,/ĐŽŶŶĞĐƚŽƌ ͻZƵŐŐĞĚƉůĂƐƟĐĐĂƐĞ͕h^ĐĂďůĞŝŶĐůƵĚĞĚ

#0,$ Misc. Glue Logic

SelectMap

Parallel Flash

0#

CF

BPI Flash Cfg

dŚĞ EĞdžLJƐϯΡ E ϯΡ ĚŝŐŝƚĂů Ěŝ ŝƚ ů ƐLJƐƚĞŵ ƚ ĚĞǀĞůŽƉŵĞŶƚ Ě ů ƚ ƉůĂƞŽƌŵ ů ƞ ĨĨĞĂƚƵƌĞƐ ƚ yŝůŝ yŝůŝŶdžΖƐ Ζ ŶĞǁĞƐƚ ƚ ^^ƉĂƌƚĂŶͲϲ ƚ ϲ &W' &W'͕ ϰϴDď ϰϴDďLJƚĞƐ ƚ ŽĨ Ĩ ĞdžƚĞƌŶĂů ƚ ŵĞŵŽƌLJ;ŝŶĐůƵĚŝŶŐƚǁŽŶŽŶͲǀŽůĂƟůĞƉŚĂƐĞͲĐŚĂŶŐĞŵĞŵŽƌŝĞƐĨƌŽŵDŝĐƌŽŶͿ͕ĂŶĚĞŶŽƵŐŚ/ͬKĚĞǀŝĐĞƐĂŶĚƉŽƌƚƐƚŽŚŽƐƚĂ ǁŝĚĞǀĂƌŝĞƚLJŽĨĚŝŐŝƚĂůƐLJƐƚĞŵƐ͘dŚĞEĞdžLJƐϯŝƐĂŶŝĚĞĂůƉůĂƞŽƌŵĨŽƌĂŶLJĞŶŐŝŶĞĞƌƚŽŐĂŝŶĞdžƉĞƌŝĞŶĐĞǁŝƚŚyŝůŝŶdžΖƐůĂƚĞƐƚ ƚĞĐŚŶŽůŽŐŝĞƐ͕ĂŶĚŝƚŝƐƉĞƌĨĞĐƚůLJƐƵŝƚĞĚƚŽƚŚĞĐůĂƐƐƌŽŽŵͲŶĞǁƐƚƵĚĞŶƚƐĐĂŶďƵŝůĚůŽŐŝĐĐŝƌĐƵŝƚƐǁŝƚŚŽƵƚǁŽƌƌLJŝŶŐĂďŽƵƚ ĐŽŵƉůĞdž ĞdžƚĞƌŶĂů ŝŶƚĞƌĨĂĐĞƐ͕ ĂŶĚ ŵŽƌĞ ĂĚǀĂŶĐĞĚ ƐƚƵĚĞŶƚƐ ĐĂŶ ďƵŝůĚ ĐŽŵƉůĞƚĞ ĚŝŐŝƚĂů ƐLJƐƚĞŵƐ͕ ŝŶĐůƵĚŝŶŐ ĐŽŶƚƌŽůůĞƌƐ͕ KƐ͕ ĂŶĚ ĞŵďĞĚĚĞĚ ƉƌŽĐĞƐƐŽƌƐ͘ dŚĞ ŽŶͲďŽĂƌĚ ĚĞƉƚΡ ŚŝŐŚͲƐƉĞĞĚ h^Ϯ ƉŽƌƚ ƉƌŽǀŝĚĞƐ ďŽĂƌĚ ƉŽǁĞƌ͕ &W' ƉƌŽŐƌĂŵŵŝŶŐ͕ĂŶĚƵƐĞƌͲĚĂƚĂƚƌĂŶƐĨĞƌƐĂƚƌĂƚĞƐƵƉƚŽϯϴDďLJƚĞƐͬƐĞĐ͘ůĂƌŐĞĐŽůůĞĐƟŽŶŽĨůŽǁͲĐŽƐƚƉĞƌŝƉŚĞƌĂůďŽĂƌĚƐ͕ ŝŶĐůƵĚŝŶŐŵŽƌĞƚŚĂŶϯϬWŵŽĚƐΡĂŶĚƐĞǀĞƌĂůŶĞǁsŵŽĚƐΡ͕ĐĂŶĂĚĚĂĚĚŝƟŽŶĂůĨĞĂƚƵƌĞƐƚŽƚŚĞEĞdžLJƐϯ͕ŝŶĐůƵĚŝŶŐͬĂŶĚ ͬĐŽŶǀĞƌƚĞƌƐ͕ďƌĞĂĚďŽĂƌĚƐ͕ŵŽƚŽƌĚƌŝǀĞƌƐ͕ĚŝƐƉůĂLJƐ͕ĞƚĐ͘dŚĞEĞdžLJƐϯŝƐĨƵůůLJĐŽŵƉĂƟďůĞǁŝƚŚĂůůyŝůŝŶdžƚŽŽůƐ͕ŝŶĐůƵĚŝŶŐ ƚŚĞĨƌĞĞtĞďWĂĐŬΡĂƐǁĞůůĂƐŚŝƉƐĐŽƉĞΡ͕yϰϱ ^'ϯϮϰ 10

8

Pmod™ Port Expansion

ǁǁǁ͘ĚŝŐŝůĞŶƟŶĐ͘ĐŽŵ

40

High-Speed Expansion

22

Basic I/O

LEDs, buttons, switches

Clock

100 MHz

18Mb SRAM

USB-UART

64MB DDR2 SDRAM

2

18Mb SRAM

10

^ƉĂƌƚĂŶΠͲϲ

HDMI Video OUT

www 116 plc2.de

USB Host

HID for mouse/KB

1GE MAC

ͻKŶͲďŽĂƌĚ͕ƌĞĂůͲƟŵĞƉŽǁĞƌƐƵƉƉůLJŵŽŶŝƚŽƌƐ

2

1GE PHY

ͻh^ͲhZdĂŶĚh^Ͳ,/ŚŽƐƚ;ĨŽƌŵŝĐĞͬŬĞLJďŽĂƌĚƐͿƉŽƌƚƐ ͻKŶͲďŽĂƌĚh^ͲďĂƐĞĚ&W'ĐŽŶĮŐƵƌĂƟŽŶĐŝƌĐƵŝƚƌLJ

HDMI Video IN

23

10

1GE MAC

ͻdƌŝŵŽĚĞ;ϭϬͬϭϬϬͬϭϬϬϬͿƚŚĞƌŶĞƚ/ŶƚĞƌĨĂĐĞ ͻƵĚŝŽĐŽĚĞĐǁŝƚŚůŝŶĞŝŶ͕ůŝŶĞŽƵƚ͕ŵŝĐĂŶĚŚĞĂĚƉŚŽŶĞƉŽƌƚƐ

FPGA config & user data

1GE PHY

HDMI Video IN

6

1GE MAC

ͻϭ'ďŝƚ;ϲϰDdžϭϲͿZϮ ͻϭϮϴDďŝƚdžϰYƵĂĚ^W/&ůĂƐŚ

Adept USB2

16 MByte

1GE PHY

SPI Flash (x4)

45

1GE MAC

DDR2 128MByte

1GE PHY

ͻyŝůŝŶdž^ƉĂƌƚĂŶͲϲyϲ^>yϰϱ&W' ͻdǁŽŝŶƉƵƚĂŶĚƚǁŽŽƵƚƉƵƚ,D/ƉŽƌƚƐ

Project Sponsors and Supporters:

Four Gigabit Ethernet Interfaces

dŚĞƚůLJƐďŽĂƌĚŝŶĐůƵĚĞƐŝŐŝůĞŶƚΖƐŶĞǁĞƐƚĚĞƉƚh^ϮƐLJƐƚĞŵƚŚĂƚŽīĞƌƐĚĞǀŝĐĞƉƌŽŐƌĂŵŵŝŶŐ͕ƌĞĂůͲƟŵĞƉŽǁĞƌ ƐƵƉƉůLJŵŽŶŝƚŽƌŝŶŐ͕ĂƵƚŽŵĂƚĞĚďŽĂƌĚƚĞƐƚƐ͕ǀŝƌƚƵĂů/ͬK͕ĂŶĚƐŝŵƉůŝĮĞĚƵƐĞƌͲĚĂƚĂƚƌĂŶƐĨĞƌĨĂĐŝůŝƟĞƐ͘

The NetFPGA enables researchers and students to build working prototypes of high-speed, hardware-accelerated networking systems. The NetFPGA has been used in the classroom to teach students how to build Gigabit Ethernet (GigE) switches FPGA w/provided infrastructure and Internet Protocol (IP) routers that Virtex II-Pro 50 FPGA with use hardware rather than software to user-defined network logic * Hardware specified with forward packets. The NetFPGA - Verilog source code - Pre-generated cores hardware can be used by researchers * Software written for - Embedded PowerPCs to prototype new types of clean-slate - Soft core processors services for next-generation networks. (Microblaze, LEON ..) The NetFPGA supports multiple usage FIFO Control, PCI NetFPGA packet models that allow a user to build a Interface platform buffers hardware-accelerated router with as Host Linux OS - NetFPGA Kernel driver computer little or as much customization as they User-defined software networking applications desire. The NetFPGA hardware is installed in a standard PCI slot of a host computer. The NetFPGA hardware includes a user-programmable Field Programmable Gate Array (FPGA) and parallel banks of Static RAM (SRAM) and DDR2 Dynamic RAM (DRAM). Packets can be sent to and from all four GigE ports at wire speed. Programming, control, and monitoring of the the platform are performed by the host over the PCI bus.

www.digilentinc.com

www.netfpga.org

www 117 plc2.de

Boards

dŚĞƚůLJƐĐŝƌĐƵŝƚďŽĂƌĚŝƐĂĐŽŵƉůĞƚĞ͕ƌĞĂĚLJͲƚŽͲƵƐĞĚŝŐŝƚĂůĐŝƌĐƵŝƚĚĞǀĞůŽƉŵĞŶƚƉůĂƞŽƌŵďĂƐĞĚŽŶĂyŝůŝŶdž^ƉĂƌƚĂŶ ϲ>yϰϱ&W'͘dŚĞŽŶͲďŽĂƌĚĐŽůůĞĐƟŽŶŽĨŚŝŐŚͲĞŶĚƉĞƌŝƉŚĞƌĂůƐ͕ŝŶĐůƵĚŝŶŐ'ďŝƚƚŚĞƌŶĞƚ͕,D/sŝĚĞŽ͕ϭϮϴDďLJƚĞ ZϮŵĞŵŽƌLJĂƌƌĂLJ͕ĂƵĚŝŽĂŶĚh^ƉŽƌƚƐŵĂŬĞƚŚĞƚůLJƐďŽĂƌĚĂŶŝĚĞĂůŚŽƐƚĨŽƌĐŽŵƉůĞƚĞĚŝŐŝƚĂůƐLJƐƚĞŵƐďƵŝůƚ ĂƌŽƵŶĚ ĞŵďĞĚĚĞĚ ƉƌŽĐĞƐƐŽƌƐ ůŝŬĞ yŝůŝŶdž͛Ɛ DŝĐƌŽůĂnjĞ͘ ƚůLJƐ ŝƐ ĨƵůůLJ ĐŽŵƉĂƟďůĞ ǁŝƚŚ Ăůů yŝůŝŶdž  ƚŽŽůƐ͕ ŝŶĐůƵĚŝŶŐŚŝƉ^ĐŽƉĞ͕