Teil 1: Digitale Logik Inhalt: • Boolesche Algebra • kombinatorische Logik • sequentielle Logik • kurzer Exkurs: Technologische Grundlagen • programmierbare logische Bausteine

Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 1

Halbleiterdiode • Bauelement, durch das nur in eine Richtung Strom fließen kann: I > 0, wenn UD > US • aber Zener-Effekt: −I > 0, wenn UD < −UZ • Varianten: Schottky-Dioden (schneller) Z-Dioden (zur Stabilisierung) Foto-, Leuchtdioden (LEDs)

• Realisierung von ODER-, UND-Gatter mit Dioden: Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 2

Transistor (bipolar) • Transistor leitet (d.h. es fließt ein Kollektorstrom IC), falls Basisstrom IB fließt • Basisstrom IB fließt nur, falls UBE > US • wenn Transistor sperrt: UCE = f (RC, RLast) wenn Transistor leitet: UCE = 0.2 ... 0.6 V • Emitterstrom IE=IC+IB • Hohe Stromverstärkung β: IC = β IB mit β = 102...104 Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 3

Multi-Emitter-Transistor • Eine Collektorzone und eine Basiszone, aber drei Emitterzonen

• Grundschaltung mit MultiEmitter-Transistoren: wenn mindestens ein Ei auf L, fließt Strom von C nach Ei (⇒ X auf ca. 0.4 V) wenn E1, E2 und E3 auf H, fließt kleiner Strom von B nach C (⇒ X auf ca. 1 V) Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 4

Transistor-Transistor-Logik (TTL) • ausschließlich Stufen mit bipolaren Transistoren • Pegel H bei U = 2.8 ... 5 V Pegel L bei U = 0 ... 0.4 V • einfache Realisierung eines NAND-Gatters: T1: UND-Verknüpfung T2: Inverter

Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 5

Transistor-Transistor-Logik (TTL, Forts.) • NAND-Gatter in TTL: Gegentaktendstufe mit T3 und T4

• Nachteile von TTL: in jedem Zustand leitet mindestens ein Transistor leitend, hohe Steuerströme für großen Störabstand nötig ⇒ hoher Energieverbrauch Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 6

Varianten von TTL • Familien von TTL-Schaltkreisen:

Bezeichnung

TTL

LS-TTL

ALS-TTL

F-TTL

AS-TTL

74xx

74LSxx

74ALSxx

74Fxx

74ASxx

Spannung

5V

Leistung je Gatter

10 mW

2 mW

1 mW

4 mW

22 mW

Schaltzeit

10 ns

9 ns

4 ns

2.5 ns

1.5 ns

max. Frequenz

40 MHz

50 MHz

100 MHz

125 MHz

230 MHz

• bei Auswahl ist stets ein Kompromiß zwischen Geschwindigkeit und Energieverbrauch nötig Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 7

Feldeffekttransistor (FET) • n-Kanal Sperrschicht FET: UGS = 0 : FET leitend, d.h. ID > 0 für UDS > 0 UGS < 0 : FET sperrt, d.h. ID → 0 für UGS → – Umax

• p-Kanal Sperrschicht FET: UGS = 0 : leitend, d.h. ID < 0 für UDS < 0 UGS > 0 : sperrt, d.h. ID → 0 für UGS → Umax

• Vorteil: leistungslose Steuerung • Nachteil: unterschiedliche Polarität von UDS und UGS Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 8

MOS-Feldeffekttransistor (MOS-FET) • Weiterer Anschluß B („Bulk“) für Substrat, typischerweise mit Source verbunden • n-Kanal selbstsperrender MOS-FET: UGS = 0 : FET sperrt, d.h. ID = 0 UGS > US : FET leitend, d.h. ID > 0 für UDS > 0

• p-Kanal selbstsperrender MOS-FET: UGS = 0 : FET sperrt, d.h. ID = 0 UGS < – US : FET leitend, d.h. ID < 0 für UDS < 0

• Vorteile: leistungslose Steuerung, einheitliche Polarität von UDS und UGS Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 9

Logikschaltungen in PMOS • ausschließliche Verwendung von selbstsperrenden p-Kanal MOS-FETs • Beispiel 1: Inverter T1 realisiert Widerstand

• Beispiel 2: NAND/NOR in PMOS durch Parallel-/Reihenschaltung von weiteren MOS-FETs zu T2 • Nachteile: hohe Schaltzeiten, hohe Spannungen (US = 5V, VSS < – 10V) Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 10

Logikschaltungen in NMOS • ausschließliche Verwendung von selbstsperrenden n-Kanal MOS-FETs • durch andere Herstellungstechnologie kürzere Schaltzeiten und kleinere Spannungen (VDD = 5V) als bei PMOS

• Beispiel: NAND-Gatter in NMOS

• weiterer Vorteil: TTL-kompatibel Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 11

Logikschaltungen in CMOS • Verwendung von selbstsperrenden n-Kanal und p-Kanal MOS-FETs (CMOS = Complementary MOS) • Beispiel 1: Inverter (stets ein Transistor gesperrt) • Beispiel 2: NAND • Vorteile: – Energie nur bei Schaltvorgang nötig, somit abhängig von Frequenz – sehr hohe Schaltungsdichte möglich Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 12

Varianten von CMOS • Familien von MOS-Schaltkreisen: NMOS

CMOS

HCMOS

LVC

AVC

Bezeichnung

—

4xxx

74HCxx

74LVCxx

74AVCxx

Spannung

5V

3-15V

2-6 V

1.2-3.6 V

1.2-3.3 V

> 25 µW f (Freq.)

>10 µW f (Freq.)

> 25 µW f (Freq.)

7 ns

4 ns

1 ns

Leistung je Gatter

2 mW (L) > 10 µW 0 mW (H) f (Freq.)

Schaltzeit

10ns

10 ns

max. Frequenz

40 MHz

40 MHz

Technische Informatik I, SS 2001 A. Strey, Universität Ulm

~75 MHz ~100 MHz ~250 MHz

Kapitel 1: Technologische Grundlagen 13

Entwicklung der CMOS Strukturgröße

Technische Informatik I, SS 2001 A. Strey, Universität Ulm

Kapitel 1: Technologische Grundlagen 14