Betriebsverhalten von digitalen integrierten Schaltungen Paul Brosovsky, Manuel Janocha, Dennis Winkler 3. Dezember 2009

1

Digitaltechnik Versuch 1

Inhaltsverzeichnis ¨ 1 Ubergangsverhalten 1.1 Versuchsbeschreibung . . . . . . . . . . 1.2 Ermittlung der Anstiegsgeschwindigkeit ¨ 1.3 Ubertragungsverhalten der Bausteine . . 1.4 Auswirkung der Hysterese . . . . . . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

3 3 3 3 5

2 Impulsverz¨ ogerungszeit TTL/CMOS 2.1 Versuchsbeschreibung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2 Messergebnisse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2.1 Verz¨ ogerungszeit Eingang- Ausgang Baustein 74LS00 . . . . . . . . . . . . . . . . 2.2.2 Verz¨ ogerungszeit Eingang- Ausgang Baustein 74LS132 . . . . . . . . . . . . . . . . 2.2.3 Verz¨ ogerungszeit Eingang- Ausgang Baustein 74HC00 . . . . . . . . . . . . . . . . 2.2.4 Welcher der beiden Bausteine 74LS00 und 74HC00 w¨ urde im Betrieb die h¨ohere Taktfrequenz zulassen? . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5 5 5 5 6 6

3 Betriebs- Stromaufnahme von TTL- und CMOS3.1 Versuchsbeschreibung . . . . . . . . . . . . . . . . 3.2 Statischer Betrieb . . . . . . . . . . . . . . . . . . . 3.3 Dynamischer Betrieb . . . . . . . . . . . . . . . . . 3.4 Erkenntnis . . . . . . . . . . . . . . . . . . . . . . .

6 6 7 7 7

2

Gattern . . . . . . . . . . . . . . . . . . . . . . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

6

Digitaltechnik Versuch 1

¨ Ubergangsverhalten

1 1.1

Versuchsbeschreibung

¨ Im ersten Versuch soll das Ubertragungsverhalten von drei verschiedenen Digitalbausteinen mit Hilfe des Oszilloskopes gemessen werden. Die Bausteine wurden so wie in Abbildung 1 gezeigt aufgebaut. Das Eingangssignal wird durch den Funktionsgenerator HAMEG HM8030 erzeugt. Dieser erzeugt ein Rechtecksignal mit einer Frequenz von 0,4 Hz, 5V Spitzespitzenspannung und 2,5V DC offset. F¨ ur den zweiten Teil des Versuches wurde die Frequenz auf 30 Hz erh¨oht. Auf Kanal 1 des Oszilloskopes wurde das erzeugte Signal des Funktionsgenerators gemessen. Der Tastkopf an Kanal 2 wurde an den Ausgang der Bausteine angeschlossen.

1. Baustein: NAND- Gatter Typ 74LS00 (TTL) 2. Baustein: Schmitt- Trigger- NAND- Gatter Typ 74LS132 (TTL) 3. Baustein: NAND- Gatter Typ 74HC00 (CMOS)

Abbildung 1: Messaufbau

1.2

Ermittlung der Anstiegsgeschwindigkeit

Welche Anstiegsgeschwindigkeit hat das Eingangssignal bei der Messung mit 0,4 Hz? US 5, 1V V = = 4, 25 4t 1, 2s s

1.3

(1)

¨ Ubertragungsverhalten der Bausteine

• Schmitt- Trigger: Der Schmitt- Trigger ist sehr unempfindlich gegen¨ uber langsamen Anstiegszei¨ ten. In Abbildung 2 erkennt man, dass der Zustand bei Uberschreiten der Schwelle sofort wechselt. Das bedeutet der ’verbotene’ Bereich ist sehr klein und wird parktisch u ¨bersprungen. 3

Digitaltechnik Versuch 1

Abbildung 3: 74LS132 Hysterese

Abbildung 2: 74LS132

• TTL- Logik: Die TTL- Logik reagiert mittel empfindlich auf ein langsam ansteigendes Eingangssignal. Im Ausgangssignal in Abbildung 4 kann man deutlich den e-Funktion artigen Abfall erkennen. Dieser deutet darauf hin, dass sich der Baustein in keinem g¨ ultigen Zustand (EINS oder NULL) befindet. Durch einbringen einer Kapazit¨at kann das Schwingverhalten beeinflusst werden.

Abbildung 5: 74LS00 Hysterese

Abbildung 4: 74LS00

• CMOS: Der CMOS ist sehr empfindlich gegen¨ uber einem langsam ansteigendem Eingangssignal. Ger¨at das Eingangssignal in den nicht erlaubten Bereich, f¨angt das Ausgangssignal an zu schwingen. Das Ausgangssignal schwingt von logisch NULL bis logisch EINS.

Abbildung 7: 74HC00 Hysterese

Abbildung 6: 74HC00

4

Digitaltechnik Versuch 1

1.4

Auswirkung der Hysterese

Die Abbildung 3, 5 und 7 wurden im X,Y- Betrieb gemessen. Hier sollte die Hysterese der Bausteine ermittelt werden. Jedoch besitzt nur der Schmitt- Triger (Abbildung 3) eine eindeutige Hysterese. Beim TTL (Abbildung 5) u ¨berdeckt sich Ein- und Ausschaltzeipunkt, somit ist die Hysterese sehr klein und fast nicht sichtbar. Beim CMOS- Baustein (Abbildung 7) kann keine genaue Aussage u ¨ber die Hysterese getroffen werden.

2

Impulsverz¨ ogerungszeit TTL/CMOS

2.1

Versuchsbeschreibung

Zur Ermittlung der Impulsverz¨ ogerungszeiten wurde der Aufbau wie im ersten Versuch zur Messung des ¨ Ubertragungsverhaltens verwendet. Am Eingang des Bausteins wurde mit dem Pulsgenerator HM8035 ein TTL Signal mit einer Frequenz von f ≈ 50kHz angelegt. In der Aufgabenstellung wurde zuvor festgelegt, dass der zeitliche Abstand zwischen Ein- und Ausgang bei U2 gemessen werden sollte.

2.2

Messergebnisse

Die Messung wurde mit Hilfe des Oszilloskopes durchgef¨ uhrt. Auf Kanal 1 wurde das Eingangssignal und auf Kanal 2 das Ausgangssignal ausgegeben. Nun wurde mit der Quickmessurefunktion jeweils U2 ermittelt. Mit zwei weiteren Hilfslinien konnte nun der zeitliche Abstand berechnet und am Oszilloskop ausgegeben werden. 2.2.1

Verz¨ ogerungszeit Eingang- Ausgang Baustein 74LS00

Abbildung 8: 74LS00 LOW → HIGH

Abbildung 9: 74LS00 HIGH → LOW

t(Q = L → H) = 34ns t(Q = H → L) = 44ns

5

Digitaltechnik Versuch 1

2.2.2

Verz¨ ogerungszeit Eingang- Ausgang Baustein 74LS132

Abbildung 11: 74LS132 HIGH → LOW

Abbildung 10: 74LS132 LOW → HIGH t(Q = L → H) = 28ns t(Q = H → L) = 57ns 2.2.3

Verz¨ ogerungszeit Eingang- Ausgang Baustein 74HC00

Abbildung 13: 74HC00 HIGH → LOW

Abbildung 12: 74HC00 LOW → HIGH t(Q = L → H) = 14ns t(Q = H → L) = 15ns 2.2.4

Welcher der beiden Bausteine 74LS00 und 74HC00 wu ohere ¨ rde im Betrieb die h¨ Taktfrequenz zulassen?

Der 74HC00 w¨ urde die h¨ ohere Taktfrequenz zulassen, da die Anstiegs- bzw. Abfallezeiten sehr viel geringer sind. Bei einer sehr hohen Taktfrequenz f > 22,7 MHz k¨onnten beim 74LS00 Zust¨ande u ¨bersprungen werden, da der Baustein nicht schnell genug darauf reagiert.

3 3.1

Betriebs- Stromaufnahme von TTL- und CMOS- Gattern Versuchsbeschreibung

Der Versuchsaufbau ¨ ahnelt der Schaltung vom ersten Teil siehe Abbildung 14. Mit dem einzigen Unterschied, dass nun ein statisch HIGH oder LOW erzwungen wird. Die Frequenz ist im zweiten Abschnitt variabel. Die Stromaufnahme wurde mit dem Metra Hit 26s“ erfasst. ” 6

Digitaltechnik Versuch 1

Abbildung 14: Messaufbau

3.2

Statischer Betrieb

• Eingangssignal: Low IC1: 74LS00 ICC = 1, 15mA

IC1: 74HC00 ICC = 0mA

• Eingangssignal: High IC1: 74LS00 ICC = 1, 7 mA

3.3

IC1: 74HC00 ICC = 0 mA

Dynamischer Betrieb

• Eingangssignal: Pulsgenerator HM8035 mit TTL- Pegel, Frequenz: Frquenz 200 Hz 2 kHz 20 kHz 200 kHz 2 MHz 20 ;Hz

3.4

ICC von IC1: 74LS00 1,42 mA 1,42 mA 1,42 mA 1,44 mA 1,61 mA 3,8 mA

ICC von IC1: 74HC00 58,5 µA 61,2 µA 65,9 µA 107,5 µA 0,585 mA 4,32 mA

Erkenntnis

Die Leistungsaufnahme der verschiedenen Bausteine ist stark Frequenzabh¨angig. Im Bereich von unter 10 MHz nimmt der CMOS deutlich weniger Leistung auf als der TTL- Baustein. Bei ungef¨ahr 10 MHz ist die Leistungsaufnahme ¨ ahnlich. Danach nimmt der CMOS auf Grund seines frequenzabh¨anigen Verhaltens deutlich mehr Leistung auf der TTL. Beim entwerfen eine Lowpowerger¨ ates ist es unbedingt notwendig zu wissen, mit welcher Frequenz dieses normalerweise betrieben werden soll. Denn nach diesem Kriterium kann man den optimalen Baustein ausw¨ahlen.

7