Electrónica

TEMA 7: Circuitos digitales MOS

Tema 7: Circuitos Digitales MOS Contenidos del tema: Introdución a los circuitos digitales. Variables y operadores lógicos Características estáticas y dinámicas de los circuitos digitales Análisis de Inversores MOS: puntos críticos de la característica estática Análisis de Inversores MOS: característica dinámica Análisis de Inversores MOS: consumo de potencia Puertas lógicas MOS: NAND y NOR Técnicas de construcción de funciones lógicas

© los autores

Tr. 7.1

TEMA 7: Circuitos digitales MOS

Electrónica

Circuitos Digitales: Operaciones Lógicas Operan sobre variables (entradas) que sólo tienen 2 valores y producen variables de salida que también tienen sólo 2 valores Estas variables corresponden a señales que evolucionan entre 2 valores Los 2 valores pueden ser de tensión (lo más frecuente) o intensidad Combinando estos circuitos se realizan sistemas muy complejos: Microprocesadores, p.ej. Para representar la información usan un formalismo bien fundamentado: Algebra de Boole Un valor es arbitrariamente asignado a 1 y el otro a 0 (en un esquema de lógica clásica, uno a verdadero y el otro a falso)

© los autores

Tr. 7.2

Electrónica

TEMA 7: Circuitos digitales MOS

Bloques básicos: El inversor binario “IDEAL” V1, V0

Vi

Vo Xo

Xi

La variable Xk está “representada” por la señal vk(t), tque varía entre V1 yV0

Vo

Vi

t Vo

Vi © los autores

Vo

Vo

Vi

Vi Tr. 7.3

Electrónica

TEMA 7: Circuitos digitales MOS

Bloques básicos: El inversor binario V1, V0 Xo

Xi

Xo = NOT(Xi) = Xi

Xi

Xo

0

1

1

0

Implementación Real

Xo

F. Transferencia

Xo(1) Xi(0) Xi(1)

Xo(0) 0 © los autores

1

Xi

0

1 Tr. 7.4

Electrónica

TEMA 7: Circuitos digitales MOS

Convenio de Señales: Variables binarias Sólo dos valores definidos

====> Transiciones en un tiempo nulo Se trata de una aproximación de primer orden Xi(1)

Xi

Xi(0) Xo(1) Xo(0)

t Xo t

Xo = NOT(Xi) = Xi © los autores

En gral. Xo(k)=Xi(k)

Tr. 7.5

Electrónica

TEMA 7: Circuitos digitales MOS

El inversor binario “real” Rango de valores definido como 1 ó 0 Rango “intermedio” de valores

1 es cualquier Vj > Vmin(1) 0 es cualquier Vk < Vmax(0)

© los autores

Tr. 7.6

TEMA 7: Circuitos digitales MOS

Electrónica

El inversor binario “real”: Modelo Temporal Las transiciones de 1 á 0 (ó de 0 a 1) no son instantáneas

© los autores

Tr. 7.7

Electrónica

TEMA 7: Circuitos digitales MOS

Otros Operadores Lógicos Operador OR Xa Xb

Z0 Z0

Z0= Xa+Xb

Operador AND Xa Xb

Z0= Xa Xb © los autores

Xa, Xb

0

1

0

0

1

1

1

1

Xa, Xb

0

1

0

0

0

1

0

1

Z0 Z0

Z0= Xa Xb Tr. 7.8

Electrónica

TEMA 7: Circuitos digitales MOS

Representación de Operadores Lógicos Función o Expresión Lógica 00

Diagrama de Karnaugh

01

11

10

00

Tabla de verdad

01 11 10

000 001 011 010 110 111 101 100

© los autores

Tr. 7.9

Electrónica

TEMA 7: Circuitos digitales MOS

Ejemplo de problema lógico Queremos encender la calefacción si: Ha pasado el 1 de Noviembre Y NO ha llegado el 1 de Abril Ó si hace menos de 5 ºC Ó si hace menos de 12 ºC Y la humedad relativa es del 90% pero sólo (Y) se requiere que esté encendida entre las 8 de la mañana Y las 10 de la noche, (Y) los días laborables (NO los días festivos)

Expresar estos requerimientos como una función lógica

© los autores

Tr. 7.10

Electrónica

TEMA 7: Circuitos digitales MOS

Ejemplo de problema lógico Expresar estos requerimientos como una función lógica Queremos encender la calefacción si: Z = 1 si: X1= 1 si ha pasado el 1 de Noviembre X2= 1 si ha llegado el 1 de Abril X3= 1 si hace menos de 5 ºC X4= 1 si hace más de 12 ºC X5= 1 si la humedad relativa es mayor del 90 % X6= 1 si es más tarde de las 8 de la mañana X7= 1 si es más temprano de la 10 de la noche X8= 1 si es día laborable Z = (X1X2+X3+X4X5) X6X7X8 © los autores

Tr. 7.11

Electrónica

TEMA 7: Circuitos digitales MOS

Expresiones y Funciones lógicas Una función lógica puede expresarse de múltiples maneras

Z0=X1X2X3X4+X1X2X3X4+X1X2X3X4+X2X3X4+X1X2X4+X1X3X4+X1X3+X1X3X4

Z0=X3+X2X4+X2X4

¿Cuál es la más adecuada? ¿Cómo se determina la más adecuada?

© los autores

Tr. 7.12

Electrónica

TEMA 7: Circuitos digitales MOS

Operaciones Lógicas Básicas Involución

A=A

Dominancia

1+A=1 0+A=A

1A=A 0A=0

Complementación

A+A=1

AA=0

Idempotencia

A+A=A

AA=A

Conmutación

A + B = B+A

Asociación

A + (B + C)= (A + B) + C

Distribución

A (B + C)= A B + AC

De Morgan

A+B=AB

© los autores

AB=BA A (B C)= (A B) C

A + BC = (A+B)(A+C)

AB=A+B Tr. 7.13

Electrónica

TEMA 7: Circuitos digitales MOS

Análisis Lógico de Circuitos Digitales X1

W1

X2 W2 X3

Y1 Z1

X4 X5

W3

Y2

Z2

Objetivo: Hallar una expresión de Zj = Fj(X1, X2, X3, X4, X5), para j = 1,2

© los autores

Tr. 7.14

Electrónica

TEMA 7: Circuitos digitales MOS

Tabla del Ejemplo X4,X5 X1,X2,X3

00

01

11

10

000 001 011 010 110 111 101 100

Z1, Z2

© los autores

Tr. 7.15

Electrónica

TEMA 7: Circuitos digitales MOS

Inversores MOS Tipos de Inversores MOS: Inversores NMOS

Inversor NMOS con carga de empobrecimiento Inversor CMOS

NMOS

VDD

IL

VGG

vo

vi

II

vi

VDD

IL

IL II

VDD

IP vi

(c)

VDD-VTL

(b)

vi

II

Vi

(c)

VDD Pseudo-NMOS

VDD

Vo

IP vo

(a)

IL=II

(a)

vi

IP=IN

vo

IN

IN © los autores

Vo

vo

vo

(b)

(a)

CMOS

VDD

VDD

(a)

(b)

Vi

(b) Tr. 7.16

Electrónica

TEMA 7: Circuitos digitales MOS

Cuantización de Variables Binarias Vo

Corte

Conducción

-1

VCC

vo

vi

1

VIH

1 VOH

0

VIL

0 VOL

-1 VCEsat VI

VIH = Mínima Tensión de entrada reconocida como 1 lógico VIL = Máxima Tensión de entrada reconocida como 0 lógico VOH = Mínima Tensión de salida que puede tomarse por 1 lógico VIL = Máxima Tensión de salida que puede tomarse por 0 lógico © los autores

Tr. 7.17

Electrónica

TEMA 7: Circuitos digitales MOS

Características de los Circuitos Digitales La elección de VIL, VIH garantiza que los niveles de señal son regenerados en la salida del circuito

VOL

Los circuitos deben ser “unidireccionales”: cambios en la salida no deben afectar a los niveles de entrada © los autores

Tr. 7.18

Electrónica

TEMA 7: Circuitos digitales MOS

Características de los Circuitos Digitales (II) La salida de un circuito debe poder conectarse a más de un circuito “similar”. Interesaría poder conectar un número infinito. IIH

V1, V0 Xi

Xo

IOH

Xi

Xo

IIH

V1, V0

Xi

Xo

IIH

V1, V0

Xi

© los autores

V1, V0

IOH = - NIIH (IOL = - NIIL) N = Fan-out del circuito

Xo

Tr. 7.19

Electrónica

TEMA 7: Circuitos digitales MOS

Inversor Lógico: Márgenes de Ruido Ruido debido a ΔT, Δfuentes, radiaciones, ....

Ruido

VOHtipico VIHmin VOLtipico

VILmax

NML = VILmax - VOLtipico Separación Niveles NMH = VOHtipico - VIHmin VOLtipico © los autores

VILmax

VIHmin VOHtipico

NML = NMH Tr. 7.20

Electrónica

TEMA 7: Circuitos digitales MOS

Circuitos Lógicos: Modelo Dinámico tr: Tiempo de subida (entr.) tf: Tiempo de bajada (entr.)

tpHL: Tiempo de Retardo de subida (entr-salida) tpLH: Tiempo de Retardo de bajada (entr-salida)

tTLH: Tiempo de Transición de subida (salida) tTHL: Tiempo de Transición de bajada (salida) © los autores

Tr. 7.21

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS

VDD

PARA CADA NIVEL LÓGICO LA INTENSIDAD ES NULA

NO HAY CONSUMO DE POTENCIA EN SITUACIÓN ESTACIONARIA

0

© los autores

Tr. 7.22

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS

VDD

VDD

VDD

© los autores

Tr. 7.23

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS

© los autores

Tr. 7.24

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: Tensiones

+ vi

+

+ VGSN

+ vo

VGSP

VDD

V i = V GSN = V GSP + V DD = –V SGP + V DD V o = V DSN = V DSP + V DD = – V SDP + V DD

k n' W β N = ------- ----2 L © los autores

k p' W β P = ------- ----2 L Tr. 7.25

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: El nMOS V i = V GSN = V GSP + V DD = – V SGP + V DD V o = V DSN = V DSP + V DD = –V SDP + V DD

Zona Lineal V DSN ≤ V GSN – V TN V DSN 2 W = k n' ----- ( V GSN – V TN )V DSN – ---------------ID 2 L lineal

V o ≤ V i – V TN vo 2 W = k n' ----- ( V i – V TN )v o – ----ID L 2 lineal

© los autores

Zona Saturación V DSN > V GSN – V TN k n' W ID = ------- ----- ( V GSN – V TN ) 2 2 L sat

V o > V i – V TN k n' W ID = ------- ----- ( V i – V TN ) 2 2 L sat

Tr. 7.26

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: El pMOS V i = V GSN = V GSP + V DD = – V SGP + V DD V o = V DSN = V DSP + V DD = –V SDP + V DD

Zona Lineal

Zona Saturación

V SDP ≤ V GSP – V TP V SDP 2 W = k p' ----- ( V SGP – V TP )V SDP – --------------ID 2 L lineal V DD – V o ≤ V DD – V i – V TP

V SDP > V SGP – V TP k p' W ID = ------- ----- ( V SGP – V TP ) 2 2 L sat

V i ≤ V o – V TP

( V DD – V o ) 2 W = k p' ----- ( V DD – V i – V TP ) ( V DD – V o ) – ------------------------------ID L 2 lineal

V i > V o – V TP k p' W ID = ------- ----- ( V DD – V i – V TP ) 2 2 L sat

© los autores

Tr. 7.27

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: Característica de transferencia Vo

VDD MP

VDD

IP

1

IP = IN vo

5 regiones de operación |VTP|

MN

Región 1: Vi < VTN

NMOS OFF Vo = V(1) = VDD PMOS ON

4 0 0

Región 2: VTN < Vi < Vo - |VTP| Región 3: Región 4:

VTN

5

Vi

V VTH VDD-|VTP| DD

NMOS SATURACIÓN PMOS LINEAL 2 2 β N ( V i – V TN ) = β P 2 ( V DD – V i – V TP ) ( V DD – V o ) – ( V DD – V o ) Vo - |VTP| < Vi < Vo +VTN NMOS SATURACIÓN PMOS SATURACIÓN 2 2 β N ( V i – V TN ) = β P ( ( V DD – V i – V TP ) ) Vi > Vo - |VTP| NMOS LINEAL PMOS SATURACIÓN Vi > Vo +VTN 2 2 β N 2 ( V i – V TN )V o – V o = β P ( ( V DD – V i – V TP ) )

Región 5: Vi > VDD - |VTP| © los autores

Vo = Vi -VTN

3

IN

vi

Vo = Vi +|VTP|

2

NMOS LINEAL

PMOS OFF

Vo = V(0) = 0 Tr. 7.28

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: Característica de transferencia Vo VDD

Tensión de umbral del Inversor:

1

Vo = Vi -VTP

2

región 3 Vo = Vi -VTN

3

para 4

0 0

VIL VTHVIH

V DD – V TP + V TN β N ⁄ β P V TH = ------------------------------------------------------------------------1 + βN ⁄ βP

βN = βP

V DD V TH = -----------2

VTN = - VTP

Vo

Vi

5 VDD

βN /βP >1

βN /βP < 1 Vi

Puntos críticos: VIL : región 2 VIH : región 4 © los autores

0

dV o d Vi dV o d Vi

= –1

para βN = βP

= –1

para βN = βP

3V DD – 3 V TP + 5V TN ----------------------------------------------------------V IL = 8

5V DD – 5 V TP + 3V TN V IH = -----------------------------------------------------------8 Tr. 7.29

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS alternativo: Pseudo-NMOS VDD

El PMOS siempre en ON

IP vo

vi

IN

Mayor disipación de potencia que el CMOS Valor del Vo(0) distinto de cero: peor NML

Se usa en: - Aplicaciones rápidas donde no importe el consumo de potencia - Memorias ROM y PLA estáticas por ahorro de área y facilidad de diseño

Niveles lógicos: Vo(1)=VDD Vo(0): solución de la ecuación

Vo VDD

NMOS SAT Vo = Vi - VTN

2 2 β N 2 ( V DD – V TN )V o – V o = β P ( V DD – V TP )

para VTN = - VTP -VTP

βP ⎛ – 1⎞ V o ( 0 ) = ( V DD – V TN ) ⎜ 1 – 1 – ------- ( V DD – V TN ) ⎟ βN ⎝ ⎠ PMOS SAT

Vi

VTH

Tensión umbral o de inversión: solución de la ecuación

INSAT = IPLIN con Vi= Vo= VTH

βP ⎞ ⎛ V TH = V TN + ( V DD – V TN ) ⎜ ---------------------⎟ ⎝ β N + β P⎠ © los autores

para VTN = - VTP Tr. 7.30

Electrónica

TEMA 7: Circuitos digitales MOS

D

C BD

Cgd2

Q2 Cdb2

Cgd1 Cdb1

C BS

S

+ C GS

Cg4

Q4

B

G

C GB

C GD

El Inversor CMOS: Modelo dinámico

Q1

Cw Q3

Cg3

vI

VDD

CgbP+CgsP

VDD

inversor bajo estudio CgdP CgdN

vi

CdbP

vo

CgdP CgdN

CdbN CL CgsN + CgbN

© los autores

Tr. 7.31

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: Característica dinámica La característica dinámica de un circuito digital se define con: - Los tiempos de transición entre estados: tHL y tLH - Los tiempos de retraso de propagación: tPHL y tPLH Para medir estos tiempos hay que tener en cuenta: - Modelo dinámico de cada dispositivo - Elementos parásitos inversor bajo estudio - Elementos de carga VDD CgdP CgdN

vi

CgbP+CgsP

CdbP

vo

CgdP CgdN

VDD

Las capacidades del MOS dependen de las tensiones No es fácil saber en cada instante el valor de las Cs

CdbN CL

CT

Se toma un modelo simple con todas los efectos capacitivos en una capacidad CT de carga CgsN + CgbN con su peor valor (mayor valor en todo el rango) CT = CL+ CgsN+CgsP+CgbN+CgbP+ 2CgdN+2CgdP+ CdbN+CdbP

CT (peor caso)= CL+ 3/2(CoxWL)N +4CovN+3/2(CoxWL)P +4CovP + CdbN+CdbP © los autores

Tr. 7.32

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: Característica dinámica VDD

IC

d C T (V o) = I C dt

CT

t2

V o ( t2 ) 1 ------ dV ∫t dt = C T ∫V o 1 o ( t1 ) I C VDD

Tiempo de subida: tLH

Vi

vo Vo

IC = IP

vi

CT

OFF 0, 9V DD 1 1 ----------------------- dVo + C ∫ ---------------------- dVo t LH = C T ∫ T V I P ( LIN ) 0, 1V DD I P ( SAT ) TP V TP

2C T V TP – 0, 1V DD 1 ⎛ 19V DD – 20 V TP ⎞ t LH = ---------------------------------------------- ------------------------------------------- + --- ln ⎜ ----------------------------------------------⎟ β P ( V DD – V TP ) V DD – V TP 2 ⎝ V DD ⎠ © los autores

Tr. 7.33

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: Característica dinámica

Tiempo de bajada: tHL

VDD Vi

VDD

OFF vo

Vo

( V DD – V TN )

t HL = C T ∫ 0, 9V DD

IC = - IN

CT

0, 1V DD 1 1 --------------------------- dVo + C ∫ ------------------------- dVo T (V – I N ( SAT ) – I N ( LIN ) – V ) DD TN

2C T V TN – 0, 1V DD 1 ⎛ 19V DD – 20V TN⎞ t HL = -------------------------------------------- ----------------------------------------- + --- ln ⎜ --------------------------------------------⎟ β N ( V DD – V TN ) V DD – V TN 2 ⎝ V DD ⎠ tLH = tHL para βN = βP y VTN = - VTP © los autores

Tr. 7.34

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: tiempos de propagación Tiempos de propagación: tpLH , tpHL Vi

Vo

0,5VDD

Vi

Vo

0,5VDD

0, 5V DD 1 ------ dVo t pLH = C T ∫ IP 0 t LH t pLH ≅ ---------2 0, 5V DD 1 ------ dVo t pHL = C T ∫ IN V DD t HL t pHL ≅ ---------2

( t pLH + t pHL ) ( t LH + t HL ) Retraso promedio: t = --------------------------------------- ≅ -------------------------------p 2 4 © los autores

Tr. 7.35

Electrónica

TEMA 7: Circuitos digitales MOS

Tiempos de Propagación: Otra aproximación

En t=0, QN saturado: k n' W i DN ( 0 ) = ------ ⎛ -----⎞ ( V DD – V T ) 2 2 ⎝ L⎠N

En t=tpHL, QN en triodo: V DD 1 V DD 2 W⎞ ⎛ ( V DD – V T ) ------------ – --- ⎛ ------------⎞ i DN ( t pHL ) = k n' ----⎝ L⎠N 2 2⎝ 2 ⎠

VDD/2 0 tpHL

© los autores

t

1 = --- [ i DN ( 0 ) + i DN ( t pHL ) ] 2 medio C T ΔV V T ≅ 0, 2V DD t pHL = ---------------------------i DN medio 1, 7C T t pHL ≅ ------------------------------------W k n' ⎛ -----⎞ V DD ⎝ L⎠N

i DN

Tr. 7.36

Electrónica

TEMA 7: Circuitos digitales MOS

Inversor CMOS: Retrasos 1, 7C t pLH ≅ -----------------------------------W k p' ⎛ -----⎞ V DD ⎝ L⎠P tp

VDD/2 0 tpLH

© los autores

=

1--[t +t ] 2 pHL pLH

Para disminuir tp: Reducir C (layout) t Aumentar k´(pero aumenta C) Usar W/L grandes (incrementa C) Aumentar VDD (contra la evolución tecnológica) Tr. 7.37

Electrónica

TEMA 7: Circuitos digitales MOS

El Inversor CMOS: potencia

• potencia estática:

P est = I fugas V DD = ( I diodo + I subumbral )V DD ≅ 0

• potencia dinámica:

- de carga y descarga - de transición Vo

T

CT

dV o 2 1 T 1 T 1 P sw = --- ∫ i DD V DD dt = --- ∫ C T V DD dt = --- C T V DD T 0 T 0 dt T VDD

Vin Ipeak

© los autores

vi

no depende de βN ni de βP

vo

βN 2 P tr ( max ) ) = I peak V DD = ------- ( V M – V TN ) V DD 2 1 ⎛ t r + t f⎞ P tr ( promedio ) = --- -------------- I V T ⎝ 2 ⎠ peak DD Tr. 7.38

Electrónica

TEMA 7: Circuitos digitales MOS

Puertas lógicas CMOS I Puertas NOR VDD

A

M3

B

M4 Z=A+B

A

B

M1

M2

M3

M4

Z

0

0

OFF

OFF ON

ON

1

0

1

OFF

ON

OFF

0

1

0

ON

OFF OFF ON

0

1

1

ON

ON

0

ON

OFF OFF

M2

M1

pseudo NMOS

VDD

QP

© los autores

A

B

Q1

0

0

0

Q2

QP

Z

OFF

OFF ON

1

1

OFF

ON

ON

0

1

0

ON

OFF ON

0

1

1

ON

ON

0

ON

Z=A+B A

Q1

B

Q2

Tr. 7.39

Electrónica

TEMA 7: Circuitos digitales MOS

Puertas lógicas CMOS II Puertas NAND VDD

M4 M3 Z=AB A

M1

B

A

B

M1

M2

M3

M4

Z

0

0

OFF OFF ON

ON

1

0

1

OFF ON

OFF 1

1

0

ON

OFF OFF

ON

1

1

ON

ON

OFF 0

ON

OFF

1

M2 pseudo NMOS

VDD

QP

© los autores

A

B

0

Q1

Q2

QP

Z

0

OFF OFF ON

1

0

1

OFF ON

ON

1

1

0

ON

OFF ON

1

1

1

ON

ON

0

ON

Z=AB A

Q1

B

Q2

Tr. 7.40

Electrónica

TEMA 7: Circuitos digitales MOS

Puertas lógicas CMOS III Consideraciones sobre dimensionamiento NOR

VDD

A

A=B=0,

βP

B

A=B=1, βN eq= βN +βN = 2βN

βP Z=A+B βN

βPeq= βP/2

βN eq/ βPeq= 4βN/βP

V DD – V TP + V TN 4β N ⁄ β P V TH ( NOR ) = --------------------------------------------------------------------------1 + 4β N ⁄ β P

βN para n entradas

Tiempos de peor caso:

V TH ( NOR )

V DD – V TP + V TN n 2 β N ⁄ β P = -----------------------------------------------------------------------------1 + n2 βN ⁄ βP

CT t HL α ------βN

CT 2C T t LH α ------------- = α ----------β Peq βP

criterio para igualar los tiempos a los del Inversor:

© los autores

βN = βN(inv) βP= 2βP(inv) Tr. 7.41

Electrónica

TEMA 7: Circuitos digitales MOS

Puertas lógicas CMOS IV NAND

βN eq/ βPeq= βN/4βP

VDD

M4 M3 Z=AB A B

M1

V DD – V TP + V TN β N ⁄ 4β P V TH ( NAND ) = ----------------------------------------------------------------------------1 + β N ⁄ 4β P para n entradas

M2

V TH ( NAND )

V DD – V TP + V TN β N ⁄ n 2 β P = -----------------------------------------------------------------------------1 + βN ⁄ n2 βP

CT 2C T t HL α -------------- = α ----------β Neq βN

CT t LH α ------βP

criterio para igualar los tiempos a los del Inversor:

© los autores

βN = 2βN(inv) βP= βP(inv) Tr. 7.42

Electrónica

TEMA 7: Circuitos digitales MOS

Estructuras lógicas CMOS Apilamiento de estructuras para obtener funciones lógicas: red PMOS A,B,C,...

Z = f(A, B, C, ....) • Operación AND: PMOS en Paralelo, NMOS Serie

• Operación OR: PMOS en Serie, NMOS Paralelo • Operación INV: intrínseco a la estructura • Dimensionamiento respecto a tiempos de peor caso

red NMOS

Ejemplo: βP(inv)

2β 2W P(inv) 2β P(inv) 2W

A

C

Z= A(B+C)

2βN(inv) W

B 2βW N(inv) © los autores

2β WN(inv) Tr. 7.43