PROYECTO DOCENTE ASIGNATURA: "Arquitectura de Computadores" Grupo: Grupo de CLASES TEORICAS de ARQUITECTURA DE COMPU.(865531) Titulacion: INGENIERO EN INFORMÁTICA ( Plan 97 ) Curso: 2009 - 2010

DATOS BÁSICOS DE LA ASIGNATURA/GRUPO

Titulación:

INGENIERO EN INFORMÁTICA ( Plan 97 )

Año del plan de estudio: 1997 Centro:

E.T.S. Ingeniería Informática

Asignatura:

Arquitectura de Computadores

Código:

260022

Tipo:

Obligatoria

Curso:

2º

Período de impartición:

Segundo Cuatrimestre

Ciclo:

1º

Grupo:

Grupo de CLASES TEORICAS de ARQUITECTURA DE COMPU. (1)

Área:

Arquitectura y Tecnología de Computadores

Créditos totales (ECTS): 5.0 Horas totales (ECTS):

125.0

Horas presenciales (ECTS): 48.0

Créditos totales (LRU):

6.0

Créditos LRU teóricos:

3.0

Departamento:

Arquitectura y Tecnolog. de Computadores

Dirección postal:

ETS Ingeniería informática, Avda. Reina Mercedes S/N

Dirección electrónica:

http://www.atc.us.es

Créditos LRU prácticos:

Horas no presenciales (ECTS): 77.0

3.0

PROFESORADO 1 2 3 4 5 6

GUISADO LIZAR, JOSE LUIS CAGIGAS MUÑIZ, DANIEL (COORDINADOR/A) DIAZ DELGADO, EDUARDO GARCIA ROBLES, MARIA DEL ROCIO RODRIGUEZ LEAL, JESUS MARIA GUISADO LIZAR, JOSE LUIS

Curso académico: 2009/2010

Última modificación: 2009-11-09

1 de 12

7 8

LOPEZ TORRES, MANUEL RAMON MIRO AMARANTE, MARIA LOURDES

OBJETIVOS Y COMPETENCIAS Objetivos docentes específicos Introducción a la arquitectura de los computadores y al diseño de sistemas basados en microprocesador, sobre todo con énfasis en la estructura física de estos sistemas. Además de los aspectos fundamentales, se hace hincapié en las aplicaciones, con numerosos ejemplos inspirados en los sistemas más habituales de nuestro entorno. Se concede especial protagonismo a las prácticas que sirven como complemento imprescindible a los contenidos teóricos de la asignatura, así como de ampliación de determinados detalles prácticos. Competencias Competencias transversales/genéricas Capacidad de análisis y síntesis (Se entrena de forma intensa) Conocimientos generales básicos (Se entrena de forma moderada) Resolución de problemas (Se entrena de forma intensa) Toma de decisiones (Se entrena débilmente) Solidez en los conocimientos básicos de la profesión (Se entrena de forma intensa) Habilidades elementales en informática (Se entrena débilmente) Capacidad para aplicar la teoría a la práctica (Se entrena de forma intensa) Conocimiento de una segunda lengua (Se entrena débilmente) Habilidades para recuperar y analizar información desde diferentes fuentes (Se entrena débilmente) Competencias específicas - Capacidad para el diseño de sistemas simples basados en microprocesadores. - Capacidad para comprender y analizar el funcionamiento de los buses de un computador. - Capacidad para comprender el funcionamiento y las ventajas del uso de las diferentes memorias semiconductoras existentes. - Capacidad para analizar la influencia de la jerarquía de memoria en el rendimiento de un computador. - Capacidad para el diseño de sistemas físicos básicos de entrada/salida de un computador así como la capacidad de desarrollar habilidades elementales para la programación de dichos sistemas. CONTENIDOS DE LA ASIGNATURA Relación sucinta de los contenidos (bloques temáticos en su caso) Bloque 1: TEORIA - EJERCICIOS Tema 1: Conexión externa de procesadores. Buses. Tema 2: Tecnología de los sistemas de memoria. Tema 3: Gestión de memoria. Tema 4: Introducción a los sistemas de entrada/salida. Bloque 2: PRACTICAS DE LABORATORIO Práctica 1. Asociada a tema1 Práctica 2. Asociada a tema1 Práctica 3. Asociada a tema1 Práctica 4. Asociada a tema1 y/o 2 Práctica 5. Asociada a tema2 Práctica 6. Asociada a tema2 y/o 3 Práctica7. Asociada a tema3 Práctica8. Asociada a tema3 Práctica9. Asociada a tema4 Práctica10. Asociada a tema4 Relación detallada y ordenación temporal de los contenidos Bloque 1: TEORIA - EJERCICIOS Tema 1: Conexión externa de procesadores. Buses. (8 horas tema) - Introducción: estructura de un computador y máquina de Von Neumann. - Introducción a los buses: características y tipos de señales, clasificación de buses, jerarquía de buses, cronogramas ó diagramas de temporización. - Líneas de datos y dirección: organización de la memoria, memorias ROM, decodificación de espacios de memoria. - Líneas de control: señales de sincronización, señales de arbitraje, circuitería usada en la interfaz de bus. - Ejemplos de conexiones a procesadores reales: el 8086, el 68000. Circuitería adicional: el reset y el reloj. - Ejemplo de aplicación: diseño de un sistema de memoria para un 68000. - Ejemplo de bus real: el bus PCI. Tema 2: Tecnología de los sistemas de memoria. (6 horas tema) - Memorias semiconductoras. - Memorias de acceso aleatorio estáticas (SRAM): estructura externa de una SRAM asíncrona, estructura interna de una SRAM asíncrona, cronograma de lectura/escritura en una SRAM asíncrona. - Memorias de acceso aleatoria dinámicas (DRAMs): fundamentos de memorias DRAM y DRAMs asíncronas: estructura interna de una DRAM asíncrona, cronograma acceso lectura memoria DRAM, FPM RAM, EDO RAM, BEDO RAM. - Otros aspectos relacionados con las DRAMs: refresco, precarga, entrelazado de memoria, otras mejoras para aumentar el Curso académico: 2009/2010

Última modificación: 2009-11-09

2 de 12

rendimiento: ampliación banco memoria y pipeline de direcciones. El controlador de memoria. - Módulos de Memoria DRAM. - DRAMs síncronas: memorias SDRAM (Synchronous DRAM), memorias DDR SDRAM (Double Data Rate SDRAM), memorias RDRAM (Rambus DRAM). - Nomenclatura DRAMs. Tema 3: Gestión de memoria. (8 horas tema) - Jerarquía de memoria: introducción, definición, propiedades, funcionamiento, conceptos básicos, rendimiento. - Introducción memorias caché: estructura del sistema caché/memoria principal, funcionamiento. - Organización física memorias caché: según su ubicación y su configuración. - Organización lógica memorias caché. Según su estructura interna y funcionamiento: políticas de ubicación, localización, reemplazo y escritura. Cachés totalmente asociativas, cachés de correspondencia o mapeado directo y cachés asociativas por conjuntos. Según el tipo de información: unificadas y separadas. - Optimización memorias caché: reducción de fallos de la caché, reducción de las penalizaciones por fallos y reducción del tiempo de acceso en caso de acierto. - Memoria virtual: definiciones, ciclo de vida de un programa en memoria virtual, tabla de páginas, correspondencia entre dirección virtual y física y búfer de traducción anticipada ó TLB. Tema 4: Introducción a los sistemas de entrada/salida. (6 horas tema) - Introducción. - Módulos de Entrada/Salida: comunicación CPU - Periféricos. - Mapa de Entrada/Salida: común y separada. - Introducción a los métodos de programación de E/S: E/S programada, E/S por interrupciones, acceso directo a memoria (DMA). - Canales y procesadores de E/S. - Ejemplo de dispositivo de E/S: puerto paralelo (interfaz centronics). - Dispositivos de entrada/salida básicos: i8254, i8255, i8259.

Bloque 2: PRACTICAS DE LABORATORIO (dos horas presenciales por práctica) P01. Analizador Lógico P02. ISE Xilinx (1) Tutorial (introducción) P03. Análisis y resolución examen diciembre 2008 P04. ISE Xilinx (2) Simulación diseño práctica P03 (1) P05. ISE Xilinx (3) Simulación diseño práctica P03 (2) P06. Memoria DRAM (TLAViewer) P07. Problemas memorias caché P08. Simulación memoria caché1: DINERO IV & Visual Caché (1) P09. Simulación memoria caché2: DINERO IV & Visual Caché (2) P10. ISE Xilinx (4) Ampliación prácticas P04-05 sistema E/S (1) P11. ISE Xilinx (5) Ampliación prácticas P04-05 sistema E/S (2) P12. Introducción al sistema de Entrada/Salida en Linux ACTIVIDADES FORMATIVAS Relación de actividades formativas del segundo semestre Clases teóricas Horas presenciales:

24.0

Horas no presenciales: 67.0 Metodología de enseñanza-aprendizaje: En estas clases presenciales se procederá a comentar el contenido teórico de la asignatura por medio del uso de transparencias y explicaciones en pizarra, ilustrando con especial atención los problemas de relevancia con ejemplos clarificadores. Periódicamente se podrá plantear la resolución de problemas en el aula.

Curso académico: 2009/2010

Última modificación: 2009-11-09

3 de 12

Prácticas de Laboratorio Horas presenciales:

20.0

Horas no presenciales: 10.0 Metodología de enseñanza-aprendizaje: Se trata de resolver con ayuda del ordenador y/o instrumental de laboratorio problemas de carácter práctico, no abordables en pizarra. Se pretende también que el alumno entre en contacto directo con ciertas tecnologías y dispositivos explicados en las clases teóricas.

Exámenes Horas presenciales:

4.0

Horas no presenciales: 0.0

BIBLIOGRAFÍA Y OTROS RECURSOS DOCENTES Bibliografía general Microprocessor Interface Design : Digital Circuits and Concepts Autores:

J. D. Nicoud

Edición:

1991

Publicación:

Chapman and Hall

ISBN:

0

An Introduction to Microcomputer Systems : Architecture and Interfacing Autores:

John Fulcher

Edición:

1994

Publicación:

Addison-Wesley

ISBN:

0

Organización de computadores /Carl Hamacher, Zvonko Vranesic, Safwat Zaky. Autores:

Hamacher, V. Carl.

Edición:

5a ed.

Publicación:

2003.

ISBN:

84-481-3951-8

The Indispensable PC Hardware Book /Hans-Peter Messmer. Autores:

Messmer, Hans-Peter.

Edición:

4th ed.

Publicación:

cop.2002.

ISBN:

0-201-59616-4

Computer Architecture :A Quantitative Approach /John L. Hennessy, David A. Patterson ; with contributions by David Goldberg, Kryste Asanovic. Autores:

Hennessy, John L.

Edición:

3rd ed.

Publicación:

2003.

ISBN:

1-55860-596-7

Estructura y diseño de computadores :Interficie circuitería-programación /John L. Hennessy, David A. Patterson. Autores:

Patterson, David A.

Edición:

[2a ed.]

Publicación:

2000.

ISBN:

84-291-2616-3

Fundamentos de los computadores /Pedro de Miguel Anasagasti. Autores:

Miguel Anasagasti, Pedro de.

Edición:

9ç ed.

Publicación:

[2004]

ISBN:

8497322940

Curso académico: 2009/2010

Última modificación: 2009-11-09

4 de 12

The Essence of Microprocessor Engineering /Sid Katzen. Autores:

Katzen, Sid.

Edición:

NULL

Publicación:

1998.

ISBN:

0-13-244708-8

Organización y arquitectura de computadores :diseño para optimizar prestaciones /William Stallings ; traducción Antomio Cañas Vargas... [et al.] ; coordinación y revisión técnica. Autores:

Stallings, William.

Edición:

5a ed.

Publicación:

2000.

ISBN:

84-205-2993-1

Bibliografía específica Memory Systems (Cache, DRAM, Disk) Autores:

Bruce Jacob, Spencer W. Ng, David T. Edición: Wang

2008

Publicación:

Elsevier

978-0-12-379751-3

ISBN:

Microprocessor interfacing and the 68000 : peripherals and systems Autores:

Alan Clements

Edición:

1989

Publicación:

John Wiley and Sons

ISBN:

0

SISTEMAS Y CRITERIOS DE EVALUACIÓN Y CALIFICACIÓN Sistema de evaluación Evaluación general de la asignatura La evaluación del trabajo en prácticas junto con el examen final escrito se puntuarán en su conjunto de 0 a 10 puntos. Se exige una puntuación mínima de 5 puntos para superar la asignatura. Evaluación alternativa Se desarrollará una evaluación alternativa que permita superar la asignatura previamente al examen final. Dicha evaluación será puntuable de 0 a 10 puntos y se exigirá obtener al menos 5 puntos para superarla.

CALENDARIO DE EXÁMENES CENTRO: E.T.S. Ingeniería Informática Fecha:

22/6/2010

Aula:

Por definir

1 ª Convocatoria Hora:

0:0

CENTRO: E.T.S. Ingeniería Informática Fecha:

14/9/2010

Aula:

Por definir

2 ª Convocatoria Hora:

0:0

Anotaciones relativas al calendario de exámenes Las aulas y los horarios de las evaluaciones, así como los datos de la tercera convocatoria, se proporcionarán a lo largo del curso por parte de la ETSII. TRIBUNALES ESPECÍFICOS DE EVALUACIÓN Y APELACIÓN

Curso académico: 2009/2010

Última modificación: 2009-11-09

5 de 12

Presidente:

GABRIEL JIMENEZ MORENO

Vocal:

FERNANDO DIAZ DEL RIO

Secretario:

CLAUDIO ANTONIO AMAYA RODRIGUEZ

Primer suplente:

SATURNINO VICENTE DIAZ

Segundo suplente:

ANTONIO ABAD CIVIT BALCELLS

Curso académico: 2009/2010

Última modificación: 2009-11-09

6 de 12

ANEXO 1: HORARIOS DE LOS GRUPOS NO PRINCIPALES DE LA ASIGNATURA Y DEL GRUPO DEL PROYECTO DOCENTE GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865535)

Calendario del grupo CLASES DEL PROFESOR: CAGIGAS MUÑIZ, DANIEL

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865544)

Calendario del grupo CLASES DEL PROFESOR: GUISADO LIZAR, JOSE LUIS

HORARIO SIN ESPECIFICAR

CLASES DEL PROFESOR: SERRANO GOTARREDONA, MARIA TERESA

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865545)

Calendario del grupo CLASES DEL PROFESOR: CASCADO CABALLERO, DANIEL

HORARIO SIN ESPECIFICAR

CLASES DEL PROFESOR: SERRANO GOTARREDONA, MARIA TERESA

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865546)

Calendario del grupo

Curso académico: 2009/2010

Última modificación: 2009-11-09

7 de 12

CLASES DEL PROFESOR: SERRANO GOTARREDONA, MARIA TERESA

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865547)

Calendario del grupo CLASES DEL PROFESOR: LINARES BARRANCO, BERNABE

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865548)

Calendario del grupo CLASES DEL PROFESOR: GARCIA ROBLES, ROCIO

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865549)

Calendario del grupo CLASES DEL PROFESOR: GARCIA ROBLES, ROCIO

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865550)

Calendario del grupo CLASES DEL PROFESOR: GARCIA ROBLES, ROCIO

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865536)

Calendario del grupo

Curso académico: 2009/2010

Última modificación: 2009-11-09

8 de 12

CLASES DEL PROFESOR: MIRO AMARANTE, MARIA LOURDES

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865554)

Calendario del grupo CLASES DEL PROFESOR: GUISADO LIZAR, JOSE LUIS

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865555)

Calendario del grupo CLASES DEL PROFESOR: GUISADO LIZAR, JOSE LUIS

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865556)

Calendario del grupo CLASES DEL PROFESOR: LOPEZ TORRES, MANUEL RAMON

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865557)

Calendario del grupo CLASES DEL PROFESOR: LOPEZ TORRES, MANUEL RAMON

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (883258)

Calendario del grupo

Curso académico: 2009/2010

Última modificación: 2009-11-09

9 de 12

CLASES DEL PROFESOR: LOPEZ TORRES, MANUEL RAMON

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865558)

Calendario del grupo CLASES DEL PROFESOR: MIRO AMARANTE, MARIA LOURDES

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865559)

Calendario del grupo CLASES DEL PROFESOR: MIRO AMARANTE, MARIA LOURDES

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865537)

Calendario del grupo CLASES DEL PROFESOR: CASCADO CABALLERO, DANIEL

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865538)

Calendario del grupo CLASES DEL PROFESOR: CASCADO CABALLERO, DANIEL

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865539)

Calendario del grupo

Curso académico: 2009/2010

Última modificación: 2009-11-09

10 de 12

CLASES DEL PROFESOR: RODRIGUEZ LEAL, JESUS

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865540)

Calendario del grupo CLASES DEL PROFESOR: LINARES BARRANCO, BERNABE

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865541)

Calendario del grupo CLASES DEL PROFESOR: GUISADO LIZAR, JOSE LUIS

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865542)

Calendario del grupo CLASES DEL PROFESOR: RODRIGUEZ LEAL, JESUS

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES DE LABORATORIO de ARQUITECTURA DE. (865543)

Calendario del grupo CLASES DEL PROFESOR: RODRIGUEZ LEAL, JESUS

HORARIO SIN ESPECIFICAR

GRUPO: Grupo de CLASES TEORICAS de ARQUITECTURA DE COMPU. (865531)

Calendario del grupo

Curso académico: 2009/2010

Última modificación: 2009-11-09

11 de 12

CLASES DEL PROFESOR: GUISADO LIZAR, JOSE LUIS

Viernes Fecha:

Del 15/02/10 al 11/06/10

Aula:

AULA A0.12

Curso académico: 2009/2010

Última modificación: 2009-11-09

Hora:

De 10:30 a 12:30

12 de 12