Hardware/Software-Codesign Kapitel 3: Hardwarearchitekturen M. Schölzel

Klassifizierung nach Konfigurierbarkeit Rechenbaustein

Nicht Konfigurierbar

Fest Verdrahtet (ASIC)

Konfigurierbar

Fest Verdrahtet (durch SW konfigurierbare Funktion, z.B. Mikroprozessor)

Konfigurierbar verdrahtet (durch HW-Konfiguration konfigurierbare Funktion, z.B. FPGA)

MIKROPROZESSORARCHITEKTUREN Befehlsverarbeitung

Princeton-Architektur CPU Register

Steuerwerk

Rechenwerk Datenpfad

Verbindungsnetzwerk

Speicher für Programme und Daten Steuerwerk: Steuerung des Datenpfads über Signale Zwei Prinzipien für Aufbau:  

Fest verdrahtet Mikroprogrammgesteuert

Ein- und Ausgabekomponenten Rechenwerk: Verarbeitung der Daten (Ausführen arithmetisch/logischer Operationen) Rückmeldung an Steuerwerk über Signale Aufbau hängt stark von der Prozessorarchitektur ab.

Beispiel Befehlsverarbeitung

 

Aktuellen Befehl in das IR holen und PC aktualisieren (FE) Befehl im IR verarbeiten:

Rechenwerk R0

R1

0x00

R2 5

0x01 0x02

ALU 6

0x03 0x04 0x05 0x06

Steuersignale

Steuerlogik

IR

0x08

0x0A

0x02 0x01 PC

Steuerwerk

0x07

0x09

0x0B Adresse

− Operandenwerte laden (DE) − Operandenwerte verarbeiten (EX) − Ergebnis zurückschreiben (WB)

Und jetzt die Details…

Speicher

Datum

PC enthält Speicheradresse des aktuellen Befehls Befehl von dieser Adresse aus dem Speicher in das Instruktionsregister (IR) holen PC auf Adresse des nächsten Befehls setzen Aktuellen Befehl im IR im Datenpfad ausführen Nächsten Befehl holen… Es ergibt sich folgende Verarbeitungsschleife:

inc R0 inc R2 dec R1

Blockschaltbild mit Details Speicher

Rechenwerk Allgemeine Register

0x00 0x01 0x02

ALU

MBR

0x03 0x04

Steuersignale

…

Statusflags

Steuerlogik

…

0x05

PC

0x06 0x07

IR

0x08 0x09

Timer

Steuerwerk

PC

MAR

0x0A 0x0B

Takt 0: Befehl holen (MAR