Sieci transportowe SDH i SyncE SŁAWOMIR KULA IZABELA MALEŃCZYK Instytut Telekomunikacji Wydział Elektroniki i Technik Informacyjnych Politechnika Warszawska Wszelkie prawa zastrzeżone
Warszawa, październik 2014
1
odbiorcza nadawcza
Krotnica
odbiorcza nadawcza
Centrala telefoniczna A
Krotnica
Klasyczne zastosowanie systemu teletransmisyjnego
Centrala telefoniczna B
Ilustracja podstawowych pojęć
Stacja transmisyjna
Reg
Reg
Stacja transmisyjna
Krotnica
Tor
Tor Trakt Linia Łącze telefoniczne
Krotnica
Tor
Klasyfikacja technik zwielokrotniania
zwielokrotnianie
FDM
WDM
TDM
cyfrowe
synchroniczne
CDM
analogowe (PAM)
asynchroniczne
Ilustracja graficzna zwielokrotniania
a)
b)
f
c)
f
Δ
Δf t
t
t
Δt FDM
TDM
WDM
Systemy plezjochroniczne
Hierarchia europejska PDH
E5* E4
E3
30 x 64 kb/s
E2
E1
4xE1 2,048 Mb/s
4xE2 8,448 Mb/s
4xE3 34,368 Mb/s
4xE4 139,264 Mb/s
564,992 Mb/s
Połączenie międzycentralowe
Centrala A
Mux E1
Mux E1
Nad.
Odb.
Mux E1
Mux E1
Odb.
Nad.
Centrala B
Struktura ramki systemu PCM-30
0
X
0
0
X
1
A
1
1
2
3
4
1
0
1
1
AY Y
Y
Y
Y
15 16 17
0
0
S1 S1
0
0
1 A
28 29 30 31
1
1
S1 S1 S17 S17 S17 S17
S16 S15 S15 S15 S31 S31 S31 S31
Bity związane z fazowaniem
Ramka 0 Ramka 1
Ramka 15
Szczeliny systemowe
Ogólna struktura algorytmu fazowania
A!
Pn
A2 P2
Am
P1
Stan poszukiwania wzoru synchronizacji ramki
Stan potwierdzania
Stany przed alarmowe
Stan synchronizmu
Algorytm fazowania ramki systemu PCM-30
A!
B!
A2
B2
Pn Stan potwierdzania
Stany przed alarmowe
Stan synchronizmu
P!
Am
Bm
P0
Stan poszukiwania wzoru synchronizacji ramki
D
Algorytm fazowania wieloramki systemu PCM-30
Stan synchronizmu
Stan przed alarmowy
A!
Stan poszukiwania wzoru synchronizacji ramki
Struktura ramki systemu PDH drugiego rzędu
Numer bitu 1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
sekcja 1
1
0
1
0
0
0
0
A
X
I1
sekcja 2
C1 C2 C3 C4 I1
I2
I3
I4
I1
I2
I3
I4
I1
I2
I3
sekcja 3
C1 C2 C3 C4 I1
I2
I3
I4
I1
I2
I3
I4
I1
I2
sekcja 4
C1 C2 C3 C4 B1 B2 B3 B4 I1
I2
I3
I4
I1
I2
1
1
1
I2
Bity wzoru fazowania ramki
I3
I4
209 210 211 212 I1
I2
I3
I4
I4
I1
I2
I3
I4
I3
I4
I1
I2
I3
I4
I3
I4
I1
I2
I3
I4
Istota multipleksacji i demultipleksacji
MUX E1 f1
MUX E1 f2 MUX E1 f3 MUX E1 f4
I1
MUX E2
DEMUX E2
I1
f8
DEMUX E1
I2
I2
I3
I3
I4
I4
DEMUX E1
DEMUX E1 DEMUX E1 Bity systemowe
Bity systemowe
Systemy wyższych rzędów – istota dopełniania
Dopełnianie dodatnie
Dopełnianie ujemne
Nominalna pojemność Wymagana dla sygnału wejściowego kanału Dopełnienie pojemności (dopełnianie +) Zwiększenie pojemności pojemność kanału (dopełnianie –)
Wymagana pojemność dla sygnału wejściowego
Nominalna pojemność kanału
Wprowadzenie do systemów SDH
Przykładowa struktura sieci SDH
odwzorowanie
sygnał zewnętrzny
odwzorowanie odwrotne
sygnał zewnętrzny
Sieć SDH
element brzegowy (początkowy albo końcowy) inne elementy sieci SDH
element tranzytowy
ścieżka
Przepływności sygnałów liniowych SONET i SDH
Przepływność [Mbit/s]
SONET Sygnał elektryczny
Sygnał optyczny
SDH
51,84
STS-1
OC-1
STM-0
155,52
STS-3
OC-3
STM-1
622,08
STS-12
OC-12
STM-4
2488,32
STS-48
OC-48
STM-16
9953,28
STS-192
OC-192
STM-64
39813,12
STS-768
OC-768
STM-256
Systemowe struktury strumieni binarnych
Struktura zwielokrotniania według standardu ITU C-4-256c
VC-4-256c
x1 AU-4-256c
x4 x1 C-4-64c
VC-4-64c
AUG-64
AU-4-64c
STM-256
AUG-256 x1 x1
STM-64
x4 C-4-16c
VC-4-16c
x1
AU-4-16c
AUG-16
x1
STM-16
x4 x1
C-4-4c
VC-4-4c
AU-4-4c x1
C-4
VC-4 VC-3
x1 TU-3
AU-4
AUG-4 x4
x1
STM-1
AUG-1
x3
x7
x1 VC-3
STM-0
AU-3
x7 x1 C-2
VC-2
TUG-2
TU-2 x3
C-12
VC-12
TU-12 x4
C-11
VC-11
TU-11
STM-4
x3 TUG-3
C-3
x1
zwielokrotnianie ustawianie wskaźnika
Struktura ramki modułu transportowego STM-N
STM-N
9N kolumn 3 wiersze
RSOH
1 wiersz 5 wierszy
261N kolumn
AUG-N
MSOH
Ilustracja podstawowych pojęć sieciowych
R1
RS
B
R2 RS
RS
MS
RS
WDM
A
WDM
OS
MS
RS MS HOP
HOP LOP
droga cyfrowa R1, R2 A,B,C,D OS RS MS HOP LOP
D
C
– regeneratory – krotnice lub przełącznice – sekcja optyczna – sekcja regeneracji – sekcja multipleksacji – ścieżka wyższego rzędu – ścieżka niższego rzędu
Transport kontenerów w sieci SDH
STM-1 VC-4
MUX A
VC-4
VC-4
R
VC-4
MUX B
VC-4
MUX C
Ramka modułu transportowego STM-1
9 wierszy
9 kolumn
261 kolumn
A1 A1 A1 A2 A2 A2 J0 X
X
B1 Δ
Δ E1 Δ
F1 X
X
D1 Δ
Δ D2 Δ
D3
AU - PTR B2 B2 B2 K1
K2
D4
D5
D6
D7
D8
D9
D10
D11
D12
S1
M1 E2 X
Pole użytkowe
X
Nagłówek modułu transportowego STM-1
Nowsza wersja
Starsza wersja A1 A1 A1 A2 A2 A2 C1 Δ
Δ
E1
Δ
F1
D1 Δ
Δ
D2
Δ
D3
B1
X
X
A1 A1 A1 A2 A2 A2 J0
X
X
B1
Δ
Δ
E1
Δ
F1
D1 Δ
Δ
D2
Δ
D3
AU-PTR
X
X
X
X
X
AU-PTR
B2 B2 B2 K1
K2
B2 B2 B2 K1
K2
D4
D5
D6
D4
D5
D6
D7
D8
D9
D7
D8
D9
D10
D11
D12
D10
D11
D12
Z1
X
Z1 Z1 Z2 Z2 Z2 E2 Bajty bez przeznaczenia
X
X
S1
M1 E2
Bajty o zmienionym przeznaczeniu
Algorytm fazowania ramki modułu transportowego OOF= 0
0 (t >TBX) 1
LOF=
Stan synchronizmu
LOF=
0 1
A2
A3
Stany potwierdzania
OOF= 0
Stany przed alarmowe
A1
P3
P2
OOF=1
LOF=
P1 Stan poszukiwania wzoru fazowania OOF=1
LOF=
0 1 (t >TBX)
0 1
Przeznaczenie bajtu S1
Zawartość binarna bajtu S1, bity b5÷b8
Opis
0000
Jakość nieznana
0010
Jakość zegara PRC (G.811)
0100
Jakość zegara SSU-A
1000
Jakość zegara SSU-B
1011
Jakość zegara SEC (G.813)
1111
Nie używać do synchronizacji
Pozostałe
Rezerwa
Ramka kontenera wirtualnego VC-n
Starsza wersja nagłówka
B3
B3
C2
C2
POH
G1 F2 H4
POH
J1
9 wierszy
J1
G1 F2
Pole użytkowe
H4
Z3
F3
Z4
K3
Z5
N1 261 kolumn (VC-4) / 85 kolumn (VC-3)
Ilustracja zastosowania bajtu J1 AIS=„1” TIM D
C B
VC-4
E
A
Zawartość informacyjna kolejnych 16 bajtów J1
b1 b2
bity b3 b4 b5 b6 b7 b8
J1 B3 C2
1
1 C1 C2 C3 C4 C5 C6 C7
2
0
3
0
G1 F2
H4
K3
7 x 15 bitów
bajty
F3
N1
16
0
Przykład matrycy połączeń
SYSTEM ZARZĄDZANIA
1 2 3 4
1 2 3 4
Matryca
GW
GE
1 2 3
1 2 3
4
4
1 2
1 2
GD
Wskaźniki i adaptacja
Nagłówek modułu transportowego STM-1
Nowsza wersja A1 A1 A1 A2 A2 A2 J0 Δ
Δ
E1
Δ
F1
D1 Δ
Δ
D2
Δ
D3
B1
X
X
X
X
X
X
AU-PTR B2 B2 B2 K1
K2
D4
D5
D6
D7
D8
D9
D10
D11
D12
S1
M1 E2
Bajty o zmienionym przeznaczeniu
Struktura wskaźnika jednostki AU-4
H1
Y
Y
H2
bajty używane
1
1
H3
H3
H3
bajty nieistotne
Adresowanie położenia kontenera VC-4
adres VC-4 # n-1
H1
H2
STM-1
J1 VC-4 # n VC-4
Zawartość bajtów wskaźnika AU-4
H1
H2
N N N N S S I D
N N N N S S I D I D I D I D I D
I D I D I D I D
- bity flagi nowych danych - bity o wartości stałej 10 - bity adresowania i sterowania dopełnieniem
Adresowanie położenia kontenera VC-4
adres bajtu J1
STM-1 # n-1
H1
H2
0 J1
Przestrzeń adresowana we wskaźniku ramki modułu # n-1 522
523
524
J1
J1
H1
H2
J1 781
adres bajtu J1
STM-1 #n
J1
1 J1
0 J1
1 J1 J1
782 J1
Przestrzeń adresowana we wskaźniku ramki modułu # n 522
J1
Zmiana adresu kontenera po przejściu przez NE
A
STMA-1
VC-4
B
STMB-1
VC-4 VC-4
C
STMC-1
VC-4
D
Tranzyt kontenera VC-4 przez element sieci
A
STMA-1
B
STMB-1
C VC-4
VC-4
fA
fB fwe
fC fwy
FIFO
Pd
Pg
Zmiana stopnia zajętości pamięci FIFO w czasie FIFO
fwe
fwy
Pd
Pg
24 bajty
Dopełnianie dodatnie
24 bajty
Dopełnianie ujemne
Tworzenie modułu STM-1 – brak dopełnienia fwy
fwe FIFO
Pd
Pg
R
R VC-4
Pamięć: RSOH, AU-PTR, MSOH
fwy
9
R
9 bajtów
261 bajtów
261 bajtów
czas
Tworzenie modułu STM-1 – dopełnianie ujemne fwy
fwe FIFO
Pd
Pg VC-4
Pamięć: RSOH, AU-PTR, MSOH
9 bajtów
fwy
9
261 bajtów
6
261 bajtów
264 bajty
3 bajty z VC-4
czas
Tworzenie modułu STM-1 – dopełnianie dodatnie fwy
fwe FIFO
Pd
Pg
R
R
R
R
R
R VC-4
Pamięć: RSOH, AU-PTR, MSOH
9 bajtów
fwy 9
261 bajtów
12
261 bajtów
258 bajtów
czas 3 bajty R
Położenie kontenera przed dopełnianiem
VC-4 STM-1 # n-1
H3 H3 H3
VC-4
STM-1 #n
H3 H3 H3
adres VC-4
Położenie kontenera – dopełnianie ujemne
VC-4 STM-1 # n-1
H3 H3 H3
VC-4
dopełnianie ujemne STM-1 #n
H3 H3 H3
adres-1
VC-4
Położenie kontenera – dopełnianie dodatnie
VC-4 STM-1 # n-1
H3 H3 H3
VC-4
dopełnianie dodatnie STM-1 #n
H3 H3 H3
adres+1 VC-4
Urządzenia
Regenerator
STM-1 STM-1
STM-N LM
STM-N LM
STM-1
STM-1 STM-1
regenerator
STM-1
Multiplekser końcowy
STM-N
140 140 140 140
Mb/s Mb/s Mb/s Mb/s
TM
1,5 Mb/s 2 Mb/s 6 Mb/s 34 Mb/s 45 Mb/s 140 Mb/s DQDB FDDI GbE inne
b)
TM
a)
STM-4
Multiplekser liniowy
b)
STM-M STM-M LM
STM-N
STM-1 STM-1 STM-1 STM-1
STM-M
STM-4 LM
a)
Krotnica transferowa ADM
STM-N
ADM
Sygnały spoza sieci SDH
STM-N
STM-N
ADM
STM-M
STM-N
Przykład zastosowania krotnicy ADM
LM
STM-N
STM-1
ADM
STM-N
ADM
STM-N
STM-1 STM-1 LM
STM-1 STM-1
STM-1
Przykład zastosowania krotnicy ADM ścieżka A-C C-A
ADM
E
STM-N
D
C
ADM
ADM
A-C C-A ścieżki
ADM
B
A
Transkrotnica
Transkrotnica STM-N
AU-3
TU-3
STM-N
Przykład zastosowania transkrotnicy
Sieć oparta na standardzie ANSI
Sieć oparta na standardzie ETSI
AU-3
TU-3
LM
STM-1
LM
Transkrotnica
STM-1
Przełącznica cyfrowa SDXC
a)
STM-1 1,5 Mb/s 2 Mb/s 6 Mb/s 34 Mb/s 45 Mb/s 140 Mb/s
b)
SDXC
STM-1
SDXC STM-N
STM-N 140 Mb/s 4/3/1
4/4
Struktury sieciowe
Połączenie punkt-punkt a) Protekcja 1+1
b) Protekcja 1:N (N=3)
tor roboczy
tor rezerwowy
Pierścień jednokierunkowy ścieżka A-C C-A
Brak awarii
ADM
E
STM-N
D
C
ADM
ADM
A-C C-A ścieżki
ADM
B
A
Pierścień jednokierunkowy ścieżka A-C C-A
X
ADM
B
A
E
STM-N
D
C
ADM
ADM
A-C C-A ścieżki
ADM
Uszkodzenie przęsła
Pierścień dwukierunkowy ścieżka A-C C-A
Brak awarii
ADM
E
STM-N
D
C
ADM
ADM
A-C C-A ścieżki
ADM
B
A
Pierścień dwukierunkowy ścieżka A-C C-A
X
ADM
B
A
E
STM-N
D
C
ADM
ADM
A-C C-A ścieżki
ADM
Uszkodzenie przęsła
Rozkład ścieżek w sieci
Rozkład do sąsiedniego węzła
Rozkład z węzłem centralnym węzła
Rozkład jednorodny
Porównanie pierścieni
;lwzględne wykorzystanie przepustowości
4
;dwukierunkowy max
;dwukierunkowy min
2
;dwukierunkowy i jednokierunkowy
2
3
4
5
6
7
8
9
;liczba węzłów
Struktura kratowa SDXC
SDXC
E
D
SDXC
C
A-D ścieżki D-A
A
B
SDXC
SDXC
A-D ścieżki D-A
Synchronizacja urządzeń
zegar
Krotnica PDH
Centrala telefoniczna A
Krotnica PDH
Centrale cyfrowe niezsynchronizowane
Centrala telefoniczna B zegar
zegar
SASE
Krotnica PDH
Centrala telefoniczna A
Krotnica PDH
Centrale cyfrowe zsynchronizowane
Centrala telefoniczna B
zegar
Względna odchyłka częstotliwości
Bity 5-8 bajtu S1 binarnie hex 0010 2 0100 4 1000 8 1011 B 1111 F
Klasa zegara
PRC SSU-E SSU-L SEC niedostępny
Dokładność dobowa ≤ 10-11 10-10 ÷10-11 10-8 4,6 .10-6 -
Dokładność długookresowa 10-11 10-9 10-6 4,6 .10-6 -
Rozpływ sygnałów w węźle sieci SDH
a)
SPI
Inne bloki
T1
T0 SEC
T4
b)
SPI
T3
SPI
Inne bloki
T1
T0 SEC
T4
SETPI 2 MHz
SPI
T3
SPI
Inne bloki
T1
T0 SEC
T4
2 MHz
2 MHz SSU
T3
2 MHz
2 MHz SSU
10 MHz PRC
SPI
SETPI
SETPI 2 MHz
SSU
c)
Synchronizacja w węźle telekomunikacyjnym
ATM DSLAM
przełącznica
SSU krotnica
krotnica
krotnica
krotnica centrala
Sposoby synchronizowania zegarów SEC
a)
b)
c)
ext W
E
W
E
STM-N
W
E
PDH d) STM-N
W
e) E
W
STM-N
f) E
STM-N
W
E
STM-N
Sieci synchronizacyjne
Przesyłanie sygnałów synchronizacji
Sieć PDH Sygnał synchronizacji 2 Mb/s
En Mux SDH
Sygnał synchronizacji 2 Mb/s / 2 MHz Sygnał PDH transportowany przez sieć
Sygnał synchronizacji 2 Mb/s
Sieć SDH STM-N
Mux SDH
Mux SDH
Mux SDH
x
Sygnał PDH transportowany przez sieć
Sygnał synchronizacji 2 Mb/s/2 MHz
Sieć synchronizacyjna typu master-slave
Poziom 1
Poziom 2
Poziom 3
Synchronizacja wzajemna
Sieć synchronizacyjna mieszana
Sieć operatora B Sieć operatora A
Sieć operatora C
Sieć operatora D
Sieci wzajemnie plezjochroniczne Sieć operatora B
Sieć operatora A Sieć operatora C
Ograniczenia liczby elementów
1
PRC
1
2 1
2
M
SEC
SEC
SEC
2
3
M+1
SSU
M+2
N
SEC
SEC
SSU
SEC
M+3
K-2
K-1
K