KLAUSUR Schaltungstechnik“ ”
26.07.2012
Prof. Dr.-Ing. habil. F. Ellinger Aufgabe Punkte
1 15
Dauer: 180 min. 2 12
3 17
4 13
5 10
6 11
P 78
Modellgleichungen F¨ ur die Klausur werden folgende Transistormodelle verwendet • npn-Bipolartransistor im vorw¨ arts-aktiven Bereich (UCE > UCE,Sat ) ¶µ ¶ µ UCE UBE 1+ IC = IS exp UT UY • N-Kanal MOSFET
Sperrbereich
UGS < Uth
ID = 0
Resistiver Bereich
UDS ¿ UGS − Uth
Trioden-Bereich
UDS ≤ UGS − Uth
ID = k(UGS − Uth )UDS · (1 + λUDS ) h i U2 ID = k (UGS − Uth )UDS − DS · (1 + λUDS ) 2
Einschn¨ urbereich
UDS > UGS − Uth
ID = k2 (UGS − Uth )2 · (1 + λUDS )
Hinweis: Die angegebenen Kennliniengleichungen gelten f¨ ur npn-Bipolartransistoren bzw. n-Kanal Feldeffekttransistoren. F¨ ur pnp-Bipolartransistoren und p-Kanal Feldeffekttransistoren sind die Vorzeichen aller Klemmenspannungen und aller Klemmenstr¨ome umzukehren.
1
Aufgabe 1 - Grundschaltungen Gegeben ist der vereinfachte Aufbau eines Transkonduktanzverst¨arkers (Abbildung 1). Die Feldeffekttransistoren befinden sich stets im Einschn¨ urbereich. ID ist ein Konstantstrom, UB0 und UB1 sind Konstantspannungen. Es ist das Niederfrequenz-Ersatzschaltbild zu verwenden. '
s r ¾
3b
s
r - T13
&
s
r -
T12 % $ ' UB0 c s r r - T6 T5 ¾
¾
r T1
T2 r -
2a
s
Ue2 c
& s
& 0 cI-
%
' s
T3 r &
'
¾
T r 4 s
¾ s
T r 11 s
2b
% & s c s
T9 r -
s
s & %
% - cI ¾ c Ia $ a
3c
UB1
T7 $
3a s
$
' $
1 Ue1 c
cU
DD
s
s
s
'
$
s
¾
T8
¾
T r 10 s
c USS %
Abbildung 1: Transkonduktanzverst¨arker
(a) Benennen Sie die in Abbildung 1 eingerahmten Teilschaltungen. (4) 1 2a, 2b 3a, 3b 3c
(b) Beschreiben Sie kurz und in Stichpunkten die Hauptfunktion der folgenden Teilschaltungen. (2)
1 3a, 3b, 3c
2
Die Transistoren T1 und T5 des Transkonduktanzverst¨arkers werden nun herausgel¨ost betrachtet. Sie werden dabei durch folgende ¨aquivalente Schaltung ersetzt: Ua c UB0a c
¾
r T5a
Ue c
¾
r T1
¨ Abbildung 2: Aquivalente Schaltung f¨ ur den Ausschnitt von T1 und T5 des Transkonduktanzverst¨arkers (c) Wie heißt die Schaltung aus Abbildung 2? (1)
¯ ua ¯¯ (d) Der Ausgangswiderstand ra = der Schaltung aus Abbildung 2 soll berechnet werden. ia ¯ue =0 Zeichnen Sie f¨ ur diesen Fall das Kleinsignalersatzschaltbild. (3)
¯ ua ¯¯ (e) Berechnen Sie den Kleinsignal-Ausgangswiderstand ra = der Schaltung aus Abb. 2. (3) ia ¯ue =0
(f ) Geben Sie eine N¨ aherung f¨ ur das Ergebnis aus e) an, wenn gilt: rDS = rDS1 = rDS5a . (1)
(g) Was ist der Vorteil der Schaltung aus Abbildung 2 gegen¨ uber einer Sourceschaltung? (1)
3
Aufgabe 2 - FET-Differenzverst¨ arker Gegeben ist ein Differenzverst¨ arker mit symmetrischem Abgriff. Alle Transistoren befinden sich im Einschn¨ urbereich. Es ist das Niederfrequenz-Ersatzschaltbild zu verwenden. Es gelten folgende Werte: R1 = R2 = R = 2 kΩ, I0 = 2 mA, UDD = 5 V, λ = 0 V−1 , k = 50 mA V2 UDD c s
R1
R2
s
Ue1 c Ue2 c
¾
s
r T1
s
cU c Ua1 a2
T2 r -
¶³ I0 y µ´
Abbildung 3: FET-Differenzverst¨arker (a) Bestimmen Sie die Ausgangs-Arbeitspunktspannung Ua1A = Ua2A = UaA . (1)
(b) Warum ist UaA unabh¨ angig von der Eingangs-Arbeitspunktspannung Ue1A = Ue2A = UeA ? (1)
(c) Die Signale ue1 und ue2 bestehen aus einem Gleichtaktanteil ugl und einem Differenzanteil ud . Beschriften Sie dementsprechend Abbildung 4. (2)
¾ ¶³ s
¶³
µ´ ¶³ µ´ -
c ue1
c ue2
µ´ ?
Abbildung 4: Gleichtakt- und Differenzanteil
4
(d) Der Verst¨ arker wird mit einem Differenzsignal angesteuert. Zeichnen Sie das Kleinsignalersatzschaltbild. Tragen Sie die virtuelle Masse ein, die sich aus der Symmetrie der Schaltung ergibt. (3)
(e) Bestimmen Sie den Drain-Arbeitspunktstrom IDA und gm . (2)
¯ ¯ uad ¯¯ ua1 − ua2 ¯¯ (f ) Berechnen Sie die Leerlauf-Differenzverst¨arkung vd = = . (3) ued ¯ia1 =ia2 =0 ue1 − ue2 ¯ia1 =ia2 =0
5
Aufgabe 3 - Schaltungsanalyse Abbildung 5 stellt eine Verst¨ arkerschaltung dar, welche symmetrisch ausgesteuert wird. Dabei gilt: UDD = −USS = 6 V, IDA = 1 mA, UDA = 2, 8 V, USA = −1, 1 V, v À 1. Bei der Betriebsfrequenz ist der Einfluss der Koppelkapazit¨ aten C zu vernachl¨assigen (Kurzschluss). Es ist das NiederfrequenzErsatzschaltbild zu verwenden. ie = ge · ue + α · ia
Inverse Hybriddarstellung:
ua = v · ue + ra · ia UDD c
RD C c
s
ID
s
C
¾ s
c
?
Ue
RS ?
T1
Ua ?
c
USS Abbildung 5: Verst¨arkerschaltung (a) Um welche Grundschaltung handelt es sich? Ergibt sich eine positive oder negative Spannungsverst¨arkung? (2)
(b) Abbildung 6 zeigt ein unvollst¨ andiges Aussteuerdiagramm des Verst¨arkers. Warum ist die Auslenkung am Eingang vernachl¨ assigbar? (1)
(c) Vervollst¨ andigen Sie das Aussteuerdiagramm. Ber¨ ucksichtigen Sie dabei Ihre Antwort aus a). (2) U UDD
6
UDA
-
0
t
USA 6 ˆe,max Auslenkung U vernachl¨assigbar
USS Abbildung 6: Aussteuerdiagramm
6
(d) Wie groß ist die minimale Drain-Source-Spannung UDS,min des Transistors bei symmetrischer Aussteuerung? (1)
(e) Zeichnen Sie das Kleinsignalersatzschaltbild der Schaltung aus Abbildung 5 (mit rDS ). (3)
(f ) Mithilfe des Ersatzschaltbildes sollen die Parameter ge , α, ra und v der inversen Hybriddarstellung berechnet werden. Ermitteln Sie folgende Gleichungen aus dem Kleinsignal-Ersatzschaltbild: (2) ie = f (ue , iD ) ua = f (ia , iD ) iD = f (ue , ua )
7
(g) Bestimmen Sie die Parameter α, β, γ, δ, ε, φ des gegebenen Signalflussgraphen. (2)
α
ue u Q
-u ie 3 ´ ´
Q Q
´ ´
Q Q
´ Q
´ ´ ´ γ
β QQ Q Q
´ ´ Q
´ Qu s ´ i
iD
δ ε ia u
-u ua
φ Abbildung 7: Signalflussgraph α=
β=
γ=
δ=
ε=
φ=
(h) Berechnen Sie die Parameter ge , α, ra und v der inversen Hybriddarstellung mithilfe der Masonschen Formel. (4) Masonsche Formel : g =
y 1 X = gk ∆k x ∆
∆=1−
m
k
X
X
pm1 +
X n
pn2 −
X
pl3 . . .
l
pm1 − Schleifen 1. Ordnung
m
X
pn2 − Schleifen 2. Ordnung
n
X
pl3 − Schleifen 3. Ordnung
l
gk - Pfadverst¨ arkung (Produkt der Zweigoperatoren) im k-ten Vorw¨artspfad von x nach y. ∆k - Wert von ∆ f¨ ur Teilgraph, der entsteht, wenn k-ter Vorw¨artspfad zusammen mit allen ihn ber¨ uhrenden Zweigen weggelassen wird.
8
9
Aufgabe 4 - Stromspiegel mit Widerst¨ anden Es ist ein Bipolar-Stromspiegel mit zwei Widerst¨anden gegeben (Abbildung 8). Es ist das NiederfrequenzErsatzschaltbild zu verwenden. Es gilt: IeA = 1 mA, IaA = n · IeA = 4 mA, B = b = 100, UT = 25 mV, R1 = 100 Ω. Der Early-Effekt wird vernachl¨assigt. Die Emitterfl¨ache AEmitter des Transistors T2 ist um den Faktor n = 4 gr¨ oßer als die des Transistors T1 . Es gilt: Is ∼ AEmitter . Somit ist IS2 = 4IS1 . Ie
Ue
T1
c ? s H H
c ?Ia
© © T2 H HH j j H
s
©© ¼
A1
Ua
4A1
R1
R2
?
?
Abbildung 8: Stromspiegel
(a) Nennen Sie mindestens einen Vorteil der Schaltung im Vergleich zu einem ¨aquivalenten Stromspiegel ohne Widerst¨ ande. (1)
(b) Bestimmen Sie die Gr¨ oße des Widerstandes R2 (hier gilt B À 1). (2)
(c) Zeichnen Sie das Kleinsignal-Ersatzschaltbild mit stromgesteuerten Stromquellen. (3)
10
(d) Bestimmen Sie die Verh¨ altnisse o =
(e) Wie groß ist das Verh¨ altnis s =
rBE1 gm1 rCE1 ,p= ,q= . (3) rBE2 gm2 rCE2
iB1 ? (2) iB2
(f ) Berechnen Sie das Kleinsignal-Spiegelverh¨altnis m =
11
ia . (2) ie
Aufgabe 5 - CMOS-Inverter Es ist ein CMOS-Inverter mit folgenden Parametern gegeben: UDD = 1, 8 V, kP = kN = 580 µA , λ = 0 V−1 , Uth,N = 0, 6 V = −Uth,P = 0, 6 V und CL = 210 fF. V2 Ua UDD
c UDD
6 1
$
r c
s
s
Ue
s
c
2
US
?ID,A ¾
?
T2
rT1
CL
Ua &
?
0
Uth,N
US U +U UDD DD th,P
-
Ue
¨ Abbildung 9: CMOS-Inverter und Ubertragungskennlinie ¨ (a) Vervollst¨ andigen Sie die nachfolgende Tabelle, indem Sie anhand der gegebenen Ubertragungskennlinie des CMOS-Inverters die Arbeitsbereiche der Transistoren bestimmen. W¨ahlen Sie zus¨atzlich einen der gegebenen Spannungsbereiche f¨ ur den jeweiligen Arbeitsbereich des Transistors aus. Beachten Sie die Vorzeichen. (2) Bereich 1
2
NMOS-Transistor Arbeitsbereich: 2 Ue < Uth,N 2 Ue > Uth,N Arbeitsbereich: 2 UDS < UGS − Uth,N 2 UDS > UGS − Uth,N
PMOS-Transistor Arbeitsbereich: 2 UDS < UGS − Uth,P 2 UDS > UGS − Uth,P Arbeitsbereich: 2 UDS < UGS − Uth,P 2 UDS > UGS − Uth,P
(b) Berechnen Sie die Schwellspannung US . (2)
(c) Berechnen Sie den Strom ID,A im Umschaltpunkt (Ue = Ua = US ). (2)
(d) Die Schaltfrequenz betr¨ agt 100 MHz. Von welchen zwei zus¨atzlichen Gr¨oßen h¨angt die dynamische Verlustleistung ab? Berechnen Sie die dynamische Verlustleistung. (2)
12
(e) Bestimmen Sie anhand des gegebenen Zeitverlaufs der Ausgangsspannung die Abfallzeit tf . (2)
2,0 6
1,5 Ua V 1,0
0,5
0
1
2
3
4
Abbildung 10: Zeitverlauf der Ausgangsspannung
13
- t 5 ns
Aufgabe 6 - Kombinatorische Logik Gegeben ist eine digitale Schaltung, bestehend aus einem programmierbaren logischen Feld (PLA) und einem Multiplexer. Weiterhin ist die Wahrheitstabelle der PLA gegeben.
X0 X1 X2 X3 S
H H
c c c c
X1 0 0 0 0 1 1 1 1
PLA
cY
Z ©©
c
X2 0 0 1 1 0 0 1 1
X3 0 1 0 1 0 1 0 1
Z 1 0 1 0 1 0 1 1
Abbildung 11: Digitale Schaltung und Wahrheitstabelle der PLA
(a) Vervollst¨ andigen Sie anhand der gegebenen Wahrheitstabelle die Karnaugh-Tafel zur Bestimmung des Signals Z. (3) X3 Z X1 X2
0
1
00 01 11 10
(b) Geben Sie die berechnete logische Funktion ausschließlich basierend auf NAND-Gattern an. (1)
(c) Vervollst¨ andigen Sie die folgenden Tabelle zur Bestimmung des Signals Y und geben Sie die entsprechende logische Funktion an. Der Ausgang der PLA soll an den Ausgang des Multiplexers geschaltet werden, wenn das Steuersignal logisch 1 ist. (2) S
Y
0 1
(d) Geben Sie die berechnete logische Funktion ausschließlich basierend auf NAND-Gattern an. (1)
14
(e) Zeichnen Sie die komplette Schaltung mithilfe von NAND-Gattern. (4)
15