Rechnerarchitekturen 1 Technische Informatik 2. Folien zur Vorlesung

Materialien zu den Lehrveranstaltungen Rechnerarchitekturen 1 Technische Informatik 2 ACHTUNG: Altes Material. Folien zur Vorlesung März 2009 In der...
Author: Björn Schwarz
0 downloads 1 Views 2MB Size
Materialien zu den Lehrveranstaltungen

Rechnerarchitekturen 1 Technische Informatik 2 ACHTUNG: Altes Material. Folien zur Vorlesung März 2009

In der aktuellen Veranstaltung nicht verwendbar! Verwendung in der Prüfung NICHT erlaubt! Bitte benutzen Sie nur aktuelles Material! Die neueste Version finden Sie stets unter: tu-ilmenau.de/ra

TU Ilmenau, Fakultät IA, Fachgebiet Rechnerarchitektur, Prof. Dr. W. Fengler Druck und Vervielfältigung nur zum persönlichen Gebrauch!

Technische Informatik 2

www.tu-ilmenau.de/ra

Rechnerarchitekturen 1 Prof. Dr. W. Fengler

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

1_010

Gliederung

1. Einführung, Grundlagen, Wiederholung 2. Petri-Netze 3. Prozessor und prozessorzugeordnete ACHTUNG: Altes Material. Baugruppen 4. Speicher In der aktuellen Veranstaltung 5. Ein- und Ausgabe nicht verwendbar! 6. Ergänzende prozessorzugeordnete Baugruppen – NUR RA1 7. Moderne Architekturentwicklungen – NUR TI2 Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

1_020

Weitere benötigte Materialien

TU Ilmenau, FG RA

Technische Informatik – Teil RA - Arbeitsblätter

TU Ilmenau, FG RA

Technische Informatik – Teil RA - Aufgaben

Materialien zur Lehrveranstaltung

Materialien zur Lehrveranstaltung

Technische Informatik 2 Rechnerarchitekturen 1

Technische Informatik 2 Rechnerarchitekturen 1

Arbeitsblätter zur Übung

Übungsaufgaben

ACHTUNG: Altes Material.

In der aktuellen Veranstaltung nicht verwendbar!Verwendung in der Prüfung

Zur Prüfung bitte im Originalzustand mitbringen!

Prof. Fengler

Däne / Nützel

NICHT erlaubt!

Prof. Fengler

Däne / Karg / Nützel

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

1_030

Literatur

C. Märtin: Einführung in die Rechnerarchitektur - Prozessoren und Systeme. ISBN 3-446-22242-1, Hanser-Verlag 2003 C. Becker, P. Molitor: Technische Informatik. Eine einführende Darstellung. ISBN 978-3-486-58650-3, Oldenbourg Verlag 2008

ACHTUNG: Altes Material.

T. Flik: Mikroprozessortechnik und Rechnerstrukturen. ISBN 3-540-22270-7, Springer-Verlag 2005 A. S. Tanenbaum, J. Goodman: Computerarchitektur. ISBN 3-8273-7148-1, Pearson Studium 2001 (neu 2006: ISBN 3-8273-7151-1)

In der aktuellen Veranstaltung nicht verwendbar! Douglas E. Comer: Essentials of Computer Architecture. ISBN 0-13-149179-2, Prentice-Hall 2005

W. Fengler, I. Philippow: Entwurf Industrieller Mikrocomputer-Systeme. ISBN 3-446-16150-3, Hanser-Verlag 1991

Siehe dazu auch www.tu-ilmenau.de/ra Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

1_040

Grundelemente

DIn-1

DI0

D

DO n-1

Register: n D-Flip-Flops mit gemeinsamem Takt

DO 0

ACHTUNG: Altes Material. D

Takt (Clock)

In der aktuellen Veranstaltung Treiber: nicht verwendbar! Logikelement mit y = x aber elektronischem Verstärker

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 4.2

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Beispiel: Ohmsche Last (RL) RL Lastwiderstand Merke: großer Widerstand

1_050

kleine Last

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

RL ist groß RL ist zu klein

Uout Ausgang des Logikgatters RL ist zu klein, da der Ausgang den definierten „1“-Spannungsbereich nicht erreicht

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Bsp.: Kapazitive Last (CL)

1_060

out

CL ist klein

ACHTUNG: Altes Material.

CL ist zu groß

In der aktuellen Veranstaltung nicht verwendbar!

Uout Ausgang des Logikgatters CL ist zu groß, da der Ausgang den definierten „1“-Spannungsbereich nicht erreicht Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

DI

DI

OE

ACHTUNG: Altes (DataMaterial. In) (Output DO

DO (Data out)

Enable)

0 OE

1_070

Prinzip des Tristate-Treibers

0

1 0 In der aktuellen Veranstaltung 0 1 nicht verwendbar! 1

1

offen offen 0 1

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

1_080

Beispiel zu Tristate-Treibern

ACHTUNG: Altes Material. DI0

DI1

OE

In der aktuellen Veranstaltung bel. 0 1 nicht verwendbar!

OE0

DO

0

0

bel.

1

1

0

1

0

bel.

1

1

0

1

bel.

1

1

1

bel.

bel.

0

bel.

offen

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

1_090

Tristate-Treiber, n-fach, bidirektional

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar! OE0,i = DIR OE OE1,i = DIR OE v v

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 4.2

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Petri-Netze: Beispiel zur Einführung

2_010

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

2_020

Elemente von Petri-Netzen

Graphische Darstellung 5

Beschreibung

Eigenschaft

ACHTUNG: PlatzAltes Material.Zustand, mit Kapazität

passives Element Ereignis,

TransitionVeranstaltung In der aktuellen aktives Element nicht verwendbar! Kante

3

mit Vielfachheit 2

Marke (token) hier: markierter Platz

Flussrelation Repräsentation des aktuellen Netzzustandes Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Beispiel für ein Petri-Netz

2_030

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Beispielnetz in Peneca CHROMOS und Petrinetz-Applet

Java-Applet für Pertrinetze

2_040

Transition

PlatzMaterial. ACHTUNG: Altes Vielfachheit Vorkante

In der aktuellen Veranstaltung nicht verwendbar! Platzkapazität von p3

Nachkante

Platz mit Initialmarken Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Formale Definition von Petri-Netzen

2_050

Tupelschreibweise für Petri-Netze:

Material. PN =ACHTUNG: ( P , T , F , VAltes ,K,m 0 ) In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Schaltfähigkeit p

t

p

2_060

Schaltregel

t

p

t

Schalten

ACHTUNG: Altes Material. V(p,t) ≤ m(p)

mk+1(p) := mk(p) – V(p,t)

In der aktuellen Veranstaltung V(t,p) + m(p)nicht ≤ K(p) verwendbar! mk+1(p) := mk(p) + V(t,p) V(p,t) ≤ m(p) V(t,p) - V(p,t) + m(p) ≤ K(p)

Siehe auch „Übungsaufgaben“, Aufgabe PN-1

mk+1(p) := mk(p) - V(p,t) + V(t,p)

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

2_070

Erreichbarkeit und Erreichbarkeitsgraph Petri-Netz

Erreichbarkeitsgraph p1 p2 p3 p4

p1 t1

t5

t3

3 ACHTUNG: Altes Material. 3

3

p2

t2 aktuellen Veranstaltung In der 2 nicht verwendbar!

p4

2

p3

t4

Eine Markierung mi ist von m0 aus erreichbar, wenn es eine Folge von Anwendungen der Schaltregel gibt, die mi aus m0 erzeugt. Siehe auch „Übungsaufgaben“, Aufgabe PN-2

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Lebendigkeit von Petri-Netzen

2_080

Aktivierbarkeit aller Transitionen aus allen Markierungszuständen heraus Ein Netz ist lebendig, wenn alle seine Transitionen lebendig sind.

ACHTUNG: Altes Material. Eine Transition ist lebendig, wenn es für jede erreichbare Markierung eine Folge von Anwendungen der Schaltregel gibt, die zum Schalten dieser Transition führt Beispiel:

In der aktuellen Veranstaltung nicht verwendbar!

Siehe auch „Übungsaufgaben“, Aufgabe PN-2

Das Netz ist schwach lebendig!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

2_090

Konflikte

Sind zwei oder mehrere Transitionen gleichzeitig schaltfähig, aber das Schalten einer Transition entzieht der oder den anderen die Schaltfähigkeit, so stehen diese Transitionen im Konflikt. Beispiele:

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Vorkonflikt Siehe auch „Übungsaufgaben“, Aufgabe PN-2

Nachkonflikt Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

2_100

Konfliktlösung

Ein Netz ist konfliktfrei, wenn alle erreichbaren Markierungen konfliktfrei sind. Konfliktlösungen z.B. durch ¾ Zusätzliche Voroder Nachkanten ACHTUNG: Altes Material. ¾ Zusätzliche Sonderkanten (siehe Folie 2_110) ¾ wx-Belegungen (siehe Folie 2_120) ¾ Konfliktwahrscheinlichkeiten ¾ Prioritäten

In der aktuellen Veranstaltung nicht verwendbar!

Beispiel:

Konfliktlösung durch Prioritäten

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

2_110

Sonderkanten

Kantentyp Normal Test Inhibitor Setzen/

Symbol

Beeinflusst

Verändert

Schaltfähigkeit

Markierung

ACHTUNG: Altes Material. X

X In der aktuellen Veranstaltung nicht verwendbar! X =n / =0

Rücksetzen Siehe auch „Übungsaufgaben“, Aufgabe PN-3

-

X X

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Interpretierte Petri-Netze

2_120

PN = ( P , T , F , K , V , m0 , wx , wy , wt ) Beispiele:

ACHTUNG: Altes Material.

wx: Bewertungsfunktion

In der aktuellen Veranstaltung wy: Ausgabefunktion nicht verwendbar!

wt: Zeitbewertungsfunktion Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Interpretiertes Petri-Netz: Beispiel

2_130

3 1

1

2

2

ACHTUNG: Altes Material. 2

In der aktuellen Veranstaltung 2 3 nicht verwendbar! Takt Reset

x1,x2

A

Siehe auch „Übungsaufgaben“, Aufgaben PN-4 bis PN-6

y1,y2,y3 Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Harvard-Architektur

Ein- und Ausgabe

3_010

Grundarchitekturen

ACHTUNG: ProgrammDatenspeicher speicher

Princeton-Architektur (von-Neumann-Architektur)

AltesEinMaterial. und ProgrammAusgabe

speicher

Datenspeicher

In der aktuellen Veranstaltung Systembus nicht verwendbar! Prozessor

Prozessor

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Grundprinzip Adressierung An-1

D(An-1)

An-2

D(An-2)

3_020

ACHTUNG: Altes Material. Ai+1

D(Ai+1)

Ai D(Ai) Ai In der aktuellen D(A ) i Veranstaltung

nicht verwendbar! A2

D(A2)

A1

D(A1)

A0

D(A0) Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_030

Prinzip von Bussen

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar! Datenbus: Datentransfer bidirektional Adressbus: Datentransfer unidirektional Steuerbus: Einzelsignale i.A. unidirektional Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_040

Beispiel: Datenbus

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 3.1

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_050

Prozessor-Grundstruktur

AST BD

ACHTUNG: Altes Material. OR1

BR

+1

PSR

ALE

OR2

In der aktuellen Veranstaltung DBI DT nicht verwendbar! ABI

BA

DB

AT

AB

ST

SB

OA SBI

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Prinzipieller Befehlsablauf

3_060

Befehl lesen und Befehl dekodieren BA, BR BD, AST

Bsp.: ACHTUNG: Altes Material.

Operand lesen OA, OR2

Befehl mit 2 Operanden: 1. Operand Register 2. Operand Speicher

In der aktuellen Veranstaltung Resultat ersetzt 1. Operanden nicht verwendbar!

Befehl ausführen ALE, OR1, OR2, PSR

Erzeugen der nächsten Befehlsadresse BA

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Erweiterung: Mehr als 2 Operandenregister

3_070

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 2.1

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Erweiterte Struktur Operandenadresse

Basis-OA

3_080

Indexbasis-OA

Material.+ + ACHTUNG: Altes +n -n Offset-OA

Indexoffset-OA

Gesamt-OA

Gesamt-OA

Basisadressierung

Indexadressierung

In der aktuellen Veranstaltung nicht verwendbar!

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 2.3

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Adressbildung bei Segmentierung

3_090

TP 2

ACHTUNG: Altes Material. TP 1

In der aktuellen Veranstaltung nicht verwendbar! Ein Adressraum für alle Teilprogramme DW Datenwort TP Teilprogramm Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 1.2

Basis-OA:

Änderung bei TP-Wechsel

Offset-OA: Änderung bei Arbeit in TP Gesamt-OA:= Basis-OA + Offset-OA Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Erweiterte Struktur Befehlsadresse

3_100

Basis-BA

ACHTUNG: + 1

+ Altes Material.

Offset-BA

In der aktuellen Veranstaltung nicht verwendbar! Gesamt-BA

Segmentierung

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

OA-Struktur nach LIFO-Prinzip

3_110

ACHTUNG: Altes Material.



In der aktuellen Veranstaltung SP (initial) nicht verwendbar!

1. Schreiben: SP

SP – 1

erster Wert

2. Lesen: SP

SP + 1

2. Schreiben: SP

SP – 1

zweiter Wert

1. Lesen: SP

SP + 1

… Speicherraum Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 2.2.5

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_120

Erweiterung: Mehrere ALE PSR 1

PSR 2

ACHTUNG: Altes Material. ALE 2

ALE 1

OR 1,1

In der aktuellen Veranstaltung OR 2,1 OR 1,2 OR 2,2 nicht verwendbar! DBI

¾ Spezialisierte ALE (z.B. FK + GK) ¾ Parallelarbeit zur Leistungssteigerung Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Verallgemeinerter Befehlsablauf

3_130

Befehl lesen und dekodieren 1. Op

1. Operand lesen

2. Op

ACHTUNG: Altes Material. 2. Op

1. Op

2. Operand lesen Befehl In der aktuellen Veranstaltung ausführen nicht verwendbar! Res Res

Resultat schreiben

Erzeugen der nächsten Befehlsadresse Siehe auch „Übungsaufgaben“, Aufgabe AS-27

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Unternetze zum Befehlsablauf (1)

3_133

Befehl / Operand lesen:

BA/OA

AT

Adressbus

ACHTUNG: Altes Material. In der aktuellen Veranstaltung Speicherlese-Anforderung: BA/OA Adressbus nicht AT verwendbar! Speicher fertig

Datenbus

DT

ST

AST

BR/ORi Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Unternetze zum Befehlsablauf (2)

3_137

Resultat schreiben:

OA ALE

AT DT

Adressbus Datenbus

ACHTUNG: Altes Material. In der aktuellen Veranstaltung Speicherschreib-Anforderung: AST ST Steuerbus nicht verwendbar! Speicher fertig

ST

AST

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_140

Befehlsgruppen

Datentransferbefehle ¾Transportbefehle ¾Stackbefehle ¾Ein- und Ausgabe

Arithmetik- und Logikbefehle

Bitmanipulations- und Schiebebefehle

¾Grundrechenarten ¾Schieben ¾Logische Grund¾Rotieren operationen ¾Bit-Setzen / ACHTUNG: Altes Material. ¾Vergleich / Test Rücksetzen ¾Konvertierungen

In der aktuellen Veranstaltung Sonstige Befehle nicht verwendbar!

Programmtransferbefehle ¾Sprünge unbedingt / bedingt absolut / relativ direkt / indirekt ¾Unterprogrammbefehle ¾Interruptbefehle

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 2.2

¾Flagbeeinflussung ¾Halt / Wait ¾Modus-Steuerung ¾NOP („No Operation“) ¾…

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_150

Logische Grundoperationen Datenformat n-1

1

0

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar! Operation

* kann UND, ODER oder EXKLUSIV-ODER sein

Inhalt Bit i Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 2.2.3

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_160

Schieben

Beispiel: 2 mal schieben nach rechts

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar! n mal schieben nach rechts

Division durch 2n

n mal schieben nach links

Multiplikation mit 2n

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 2.2.4

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_170

Rotieren

Beispiel: 2 mal rotieren nach rechts

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar! Kein Verlust von Bitpositionen, nur Veränderung

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 2.2.4

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Beispiele für Programmablauf

3_180

Unterprogrammruf

Verzweigung

Verzweige-Befehl

CALLMaterial. (UP – Ruf) ACHTUNG: Altes

Verzweigung (fest)

ZusammenIn der aktuellen Veranstaltung führung nicht verwendbar! (variabel)

Zusammenführung (fest)

CALL

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 2.2.6

RET (Rückkehr)

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Unterprogramm verschachtelt

3_190

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 2.2.6

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_200

Ablauf mit Interrupt

Hauptprogramm (HP)

Interrupt-Programm (IP)

kein Zusammenhang mit Taste

Reaktion auf Taste

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Hardware-Mechanismus für Interrupts

3_203

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar! Prozessor

InterruptController

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Ablauf einer Interrupt-Bearbeitung

3_207

2 InterruptController

3 Befehl k Befehl k+1

Adresse j

4

welcher Interrupt? Interrupt i

INT i INT n

Ereignis 1

ACHTUNG: Altes Material.5 6 Speicher: Interrupt - Zeigertabelle In der aktuellen Veranstaltung PUSH BA & PSR nicht verwendbar! x+0 7

x+1

Interruptroutine i Interrupt-Return

8

j

x+i

POP PSR & BA Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_210

Rettung des PSR Hauptprogramm

Interrupt-Programm

ACHTUNG: Altes Material. i

In der aktuellen Veranstaltung nicht verwendbar!

Falls weitere Register im Interrupt-Programm benötigt werden, müssen diese im Interrupt-Programm über Stack gerettet werden. Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Veränderter Befehlsablauf mit Interrupt

3_215

Befehl lesen und dekodieren 1. Op 2. Op

1. Op

Stack-Schreiben BA, PSR TR nach BA

ACHTUNG: Altes Material.

2. Op

2. Operand lesen

In der Speicher lesen: DB TR

1. Operand lesen

Befehl ausaktuellen führen

Veranstaltung Res nicht verwendbar! Resultat schreiben

Res INT

IACK Interrupt-Nr. Umformung OA

Erzeugen der nächsten Befehlsadresse INT

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Beispiel: Drucken im Hintergrund

Hauptprogramm, Textverarbeitung passiv

3_220

Interrupt-Programm passiv

ACHTUNG: Altes Material. Drucker frei

Speicherstruktur In der aktuellen übergeben

Veranstaltung nicht verwendbar!

Erstes Zeichen ausgeben (HP)

ein Zeichen ausgeben (IP) Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_230

Zeitverlauf dazu

Hauptprogramm

ACHTUNG: Altes Material. Interrupt-Programm

a p 1Z RDY_INT tZ tIP

In der aktuellen Veranstaltung nicht verwendbar!

aktiv passiv ein Zeichen ausgeben Ready (Drucken) benötigte Zeit für das Drucken eines Zeichens benötigte Zeit für Interrupt-Annahme + Interrupt-Programm Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Grundarchitektur mit Systembus

3_240

Systembus Schnittstelle

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 3.1

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_250

Buszyklus „Speicher lesen“ Synchrones Busverfahren

Prozessor

Speicher passiv

passiv Speicher lesen

ACHTUNG: Altes Material.

Adresse

AB

In der aktuellen MRDVeranstaltung interne Adresse AB, nicht verwendbar! Speicheroperation warten

Daten DB (nach tZugriff)

t ≥ twait

DB

Register

Analog dazu: „Eingabe lesen“ mit IOR Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_260

Zeitdiagramm dazu

ACHTUNG: Altes Material. Zugriff

In der aktuellen Veranstaltung nicht verwendbar! wait

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 3.1

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Buszyklus „Speicher schreiben“

3_270

Synchrones Busverfahren Prozessor

Speicher passiv

passiv

ACHTUNG: Altes Material. Adresse Daten

AB DB

Adresse Daten warten

AB DB

In der aktuellen Veranstaltunginterne Speichernicht verwendbar! operation MWT

wait

Analog dazu: „Ausgabe schreiben“ mit IOW

Daten geschrieben (nach tZugriff)

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_280

Buszyklus „Speicher lesen“ Asynchrones Busverfahren

Prozessor

Speicher passiv

passiv Speicher lesen

ACHTUNG: Altes Material.interne

Adresse

AB

Speicheroperation Daten DB

MRD

t ≥ tZugriff In der aktuellen Veranstaltung Adressenicht AB,verwendbar! Daten warten

DB

DB

Register XACK Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

3_290

Buszyklus „Interrupt-Annahme“ Prozessor

Interrupt - Controller INT

Befehlsende

ACHTUNG: Altes Material.

IRQi

warten INTA TempReg Berechnung AB, Speicher lesen, DB BA

t ≥ twait In der aktuellen Veranstaltung nicht verwendbar! Base + i (B) DB TempReg

DB

Rettung auf Stack: PUSH BA, PUSH PSR Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

4_010

Grundelemente der Speichertechnik

Flip-Flop (bistabile Kippstufe)

Kondensator 1 schreiben

ACHTUNG: Altes Material. 0: keine Spannung 1: Spannung

C

RLeck

0 schreiben

0 schreiben

In der aktuellen Veranstaltung 1 schreiben nicht verwendbar! 0: C entladen 1: C geladen

0 schreiben 0

1 1 schreiben

verwendet im sRAM

verwendet im dRAM (periodisches Auffrischen nötig) Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Beispiel: Zeitverlauf beim dRAM UC

4_020

tRefresh ca. 1 ms

Ub

Logikpegel „1“

ACHTUNG: Altes Material. Logikpegel „0“

In der aktuellen Veranstaltung t 1s 1r 1r 1r nicht1rverwendbar! UC Spannung am Kondensator C Ub Betriebsspannung 1 s Wert „1“ schreiben 1 r Wert „1“ refresh (auffrischen) Dynamischer RAM (Random Access Memory) Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

4_030

Abstrakte Bit-Zelle D

Bit-Zelle

STB

Q

(z.B. Flip-Flop)

ACHTUNG: Altes Material. D STB Q

- Daten-Eingang - Strobe (Speichertakt) - Daten-Ausgang

In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

4_040

Wort-Zelle (Register) Beispiel: n = 16 15

D STB

Bit 15

Q

15

ACHTUNG: Altes Material. …





Eingang

D 1 In der aktuellen Veranstaltung Q 1 Bit 1 STB nicht verwendbar! 0

D STB

Bit 0

Q

Ausgang

0

STB Siehe auch Folie 2_010

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Speicherwort mit Tristate-Treiber

4_050

Beispiel: n = 32

ACHTUNG: Altes Material. D 31 … D0

Q 31 Register … 32 bit Q 0

DI 31 … DI 0

DO 31 … DO 0

In der aktuellen Veranstaltung Treiber 32 bit nicht verwendbar! Ein- und Ausgang (bidirektional)

STB OE Siehe auch Folie 2_040

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

RAM-Speicher für 2i Worte CE

4_060

WE

& Dekoder i Binär 1 aus 2 -1

O2i-1

& ACHTUNG: Altes Material. O1

Adresse i bit

&

O0 &

&

& OE1

& STB1

OE0 STB0 In der aktuellen Veranstaltung Funktion nicht verwendbar! SpeicherSpeicher-

CE

WE

(Chip Enable

(Write Enable)

0

0

inaktiv

0

1

inaktiv

1

0

Lesen

1

1

Schreiben

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 4.1

wort 0

wort 1

& & OE2i-1 STB2i-1 Speicherwort i 2 -1

Daten – Ein- und Ausgang Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Funktion des 1-aus-2i-Dekoders

4_070

2i Speicherworte unterscheidbar

i Adresseingänge 1-aus-2i-Dekoder

O2i-1 O2i-2 … A1 A0Altes … ACHTUNG: Material.

Ai-1

Ai-2

0

0



0

0

0

0

0

0



0

1

0

0

0

0

1

1



1

0

0

1

1

1



1

1

1

0

O1

O0



0

1



1

0

0

0



0

0



0

0

In der 1 1 Veranstaltung 0 0 … aktuellen … nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

1 aus y)

Zweidimensionale Speicherstruktur SW

SW

SW

SW

SW

SW

SW

SW

SW

SW

SW

SW

4_080

ACHTUNG: Altes Material. Zeilendekoder (binär

TI2 RA1

In der aktuellen Veranstaltung SW verwendbar! SW SW SW nicht Spaltendekoder (binär

Adresse

1 aus x)

SW = Speicherwort Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

4_090

Detaildarstellung

k

l

ACHTUNG: Altes Material.k,l In der aktuellen Veranstaltung nicht verwendbar! k

l

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Beispiel für einen 32-bit-Bus D31… D24

A31 A30 v

A31 A30 v

A31 A30 v

A31 A30

D23… D16

D15… D8

4_100

D7… D0

} ** ACHTUNG: Altes Material. * * * * } ** * * * * } ** In der aktuellen Veranstaltung * nicht* verwendbar! * * } ** *

*

*

*

v

A1 A0 A1 A0 A1 A0 A1 A0 v

v

v

v

Speicher mit 8 Datenanschlüssen und 28 Adresseingängen * 1innerhalb der Speicher wird mit A29…A2 adressiert ** Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 3.2 und „Übungsaufgaben“, Aufgabe SP-1

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1 DB AB

4_110

Speicherbaugruppe mit ROM oder sRAM für einen 16-bit-Bus SB D (low) Treiber (bidirektional)

ACHTUNG: Altes Material. D (high)

OET DIR

ROM/ sRAM („odd“)

ROM/ sRAM („even“)

In der aktuellen Veranstaltung A nicht (low) verwendbar! Treiber (uniA (high) direktional) MWT MRD ) entfällt bei ROM Siehe auch „Übungsaufgaben“, Aufgabe SP-2

CE0

weitere Wortgruppen CE1

Dekoder

CEn-1 WR

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

4_120

CEi mit Dekoder

MRD

MWT

0

0

0 1

1 0

0 1

1 0

An-1



An-k

beliebig

CEn 0



CE0

0



0

0

ACHTUNG: Altes Material. 0

0



0

1

0

0



0

1

0

0



1

0

0

0



1

0

























In der aktuellen Veranstaltung nicht verwendbar!

0 1

1 0

1

1

...

1

0

0

1

...

0

0

0 1

1 0

1

1



1

1

1

0



0

0

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

4_130

Speicherbaugruppe mit dRAM nur Wortbetrieb RZ

AR

ATR

dRAMn-1

OEAR

DT AL

ATL ACHTUNG: AltesdRAM Material. 0 OEAL

AH

ATH OEAH

AHH MRD MWT

Takt

Dekoder

MRQ

WE

CAS

OED In der aktuellen Veranstaltung nicht verwendbar! RAS

AB

DIR

AST

R/W

RT

XACK DB

Fengler, Karg, Däne, Fleischer 03-2009

WE = RAS DIR = R/W

RefreshZugriff MRQ

MRQ

v

RT

MRQ = (MRD v MWT) R/W = MRQ MRD v

RAS OEAR

SpeicherZugriff

4_140

Ablaufsteuerung der dRAM-Baugruppe v

TI2 RA1

ASEL

R/W

ACHTUNG: Altes Material. MRQ

In der aktuellen Veranstaltung RAS nicht verwendbar! CAS OED XACK

RAS OEAL RAS CAS OEH

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

System mit Zweitorspeicher

Prozessor 1

Systembus 1

Speicher

4_150

E/A

ACHTUNG: Altes Material. In

Datenaustausch zwischen den derZweitorspeicher aktuellen Veranstaltung Prozessoren

nicht verwendbar!

Systembus 2

Prozessor 2

Speicher

E/A Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

4_160

Zweitorspeicher mit sRAM (schematisch)

Bus 1 MRD1 MWT1

AH1

XACK1 OE1

ACHTUNG: Altes Material. DIR1

Dekoder 1 R/W1

Treiberblock 1

MRQ1 CE sRAMBaugruppe

R/W2

Daten & Adressen

InAST der aktuellen Veranstaltung WE nicht verwendbar!

MRQ2

DIR2 Dekoder 2

Treiberblock 2 OE2

MRD2 MWT2

AH2

XACK2 Bus 2 Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

4_170

Ablaufsteuerung des Zweitorspeichers Zugriff 1

CE OE1 XACK1

Zugriff 2

CE OE2 XACK2

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

R/W1

R/W1) v (OE2

ASEL2

MRD2

R/W2)

DIR2 = OE2

v

v

DIR1 = OE1

v

v

WE = (OE1

R/W2 = MRQ2 v

MRD1

MRQ2 = (MRD2 v MWT2) v

v

R/W1 = MRQ1

ASEL1

v

MRQ1 = (MRD1 v MWT1)

R/W2

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Verhalten eines erweiterten Zweitorspeichers mit „LOCK“-Funktion

4_180

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

5_010

Ein- und Ausgabe Prozessor

Bus

ACHTUNG: Altes Material. Standard-Schnittstelle z.B. USB

Gegenstand der Rechnerarchitektur Veranstaltung

In der aktuellen nicht verwendbar! StandardSchnittstelle

Umgebung Gerät Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 3.1

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Grundelemente der parallelen digitalen Ein- und Ausgabe

5_020

Ausgabe:

ACHTUNG: Altes Material.

Eingabe:

In der aktuellen Veranstaltung nicht verwendbar!

Siehe auch „Übungsaufgaben“, Aufgabe EA-3

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

5_030

Datendarstellung

Datendarstellung n-1

n-1 k

¾ n Signale, binär

ACHTUNG: Altes Material. n-2

1

0

¾Wert ist die Belegung über alle Di zu einem Zeitpunkt tk

n-2 k

In der aktuellen Veranstaltung ¾die Ordnung (Di) bestimmt 1 k nicht verwendbar! die Wertigkeit des Signals 0 k

0 k+1

k

k+1 Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Zeitverlauf bei der Ausgabe

DB

neue Daten

ACHTUNG: Altes Material. neue Daten letzte Daten

D out AB STB IOW

5_040

E/A-Adresse

In der aktuellen Veranstaltung nicht verwendbar! 1 0 1 0 Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Zeitverlauf bei der Eingabe

DB

neue Daten

ACHTUNG: Altes Material. neue Daten

D in AB OE IOR

5_050

1

E/A-Adresse In der aktuellen Veranstaltung nicht verwendbar!

0 1 0 Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Prozessor Ausgabe

passiv

passiv

Eingang 1

AB = eigene Adr.

Eingabe

Din DB ACHTUNG: Altes Material. Adresse AB IOR Adresse warten

AB,

In der aktuellen Veranstaltung t ≥ twait verwendbar! nicht Adresse Daten

Adresse Daten

5_060

Zusammenwirken von Prozessor und E/A-Einheiten

AB, DB

AB, DB, warten t ≥ twait

DB

Register

IOW

Eingang 2 passiv AB = eigene Adr. Din

DB

passiv AB = eigene Adr. DB Register, Register Dout

Ausgang

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Prinzip der programmierbaren E/A

Prozessor

5_070

Speicher

ACHTUNG: Altes Material. Systembus

In der aktuellen Veranstaltung Programmierung des E/A-Controller nicht verwendbar! E/A-Controllers Prozessor + Speicher + parallele digitale E/A

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 5.1 und „Übungsaufgaben“, Aufgabe EA-1

legt Funktion der einzelnen Signale fest

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

5_080

Lösung mit Steuerregistern

Freigabe 1 Freigabe n

Steuerregister

ACHTUNG: Altes Material. Parameter Parameter E/A – Fkt. 1In der aktuellen E/A – Fkt. n Veranstaltung

nicht verwendbar!

Eventuell gemeinsame Anschlüsse

Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 5.2

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Programmierbare Baugruppe für parallele E/A DatenRegister

DB D0

TristateTreiber (A)

5_085

Peripherie (Umwelt)

OETTA

STBDR

ACHTUNG: TristateAltes Material. Treiber (E) OETTE

IOW IOR AB

&

&

In der aktuellen Veranstaltung nicht verwendbar! Decoder 1 aus 2 &

Siehe auch „Übungsaufgaben“, Aufgabe EA-1

STBMR D0

ModusRegister (1 bit) Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Grundstruktur zur synchronisierten Parallel-E/A

parallel

Daten

5_090

parallel

ACHTUNG: Altes Material. Aus

Ein

In der aktuellen Veranstaltung DAV IRQ A IRQ E nicht verwendbar! SynchronSynchronLogik

Bus 1 Siehe auch „Arbeitsblätter zur Übung“, Abschnitt 5.1 und „Übungsaufgaben“, Aufgabe EA-1

RDY

Logik

Bus 2

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

DAV Daten verfügbar

Ausgang

5_100

Abläufe beim Zweidraht-Handshake Bereit

Daten übernehmen

Daten ausgeben

ACHTUNG: Altes Material. Daten ermitteln (IRA)

Daten

DAV RDY

RDY

Daten verarbeiten (IRE)

Eingang

In der aktuellen Veranstaltung nicht verwendbar!

IRQA IRQE Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

5_103

Grundstruktur zum Dreidraht-Handshake

Daten

ACHTUNG: Altes Material.

DAV RDY DAC

In der aktuellen Veranstaltung nicht verwendbar! Ausgang

Eingang 1

Eingang n

„Open – Drain - Ausgang“ Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

5_107

Funktion des Dreidraht-Handshake RDY1

Ausgang

Bereit

Daten übernehmen

Eingang 1

DAC1

ACHTUNG: Altes Material. Daten Daten

Daten verfügbar

ausgeben

verarbeiten (IRE1) DAV

In der aktuellen Veranstaltung Bereit RDY2 nicht verwendbar!

Daten ermitteln (IRA)

Daten übernehmen

DAC2

v v

RDY = RDY1 DAC = DAC1

RDY2 DAC2

Eingang 2 Daten verarbeiten (IRE2) Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Serielle digitale Datendarstellung

5_110

Datendarstellung

ACHTUNG: Altes Material. örtlich

zeitlich

In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

ACHTUNG: Altes Material. Startbit

5_120

Datenformat der asynchronen seriellen Übertragung

D0

D1

D2

D3

D4

D5

D6

In der aktuellen Veranstaltung nicht verwendbar!

* D7

Prüf- Stoppbit bit

Datenbits

* optional Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

in,n-1

in,n-2

in,1

in,0

5_130

Wandlung mit Schieberegistern out,n-1

out,n-2

Erweiterung für Schieben: Dout,i

ACHTUNG: Altes Material.

Din,i-1

In der aktuellen Veranstaltung nicht verwendbar! out,1 out,0

P/S Takt Siehe auch Folie 2_010

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

5_140

Grundstruktur der asynchronen seriellen Aus- und Eingabe Taktgen.

Taktgen.

Synchronisierung

(n+2) 0 ACHTUNG: Altes Material.

parallel Aus

IRQA

parallel

SchiebeRegister

n

SchiebeRegister

Ein

In der aktuellen Veranstaltung SynchronSynchronnicht verwendbar! Logik Logik RDY

1 Seriell Out

Seriell In

P/S

Bus 1

n

Übertragung

IRQE

DAV StartStopErkenn.

Bus 2 Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Takt-Toleranzen bei der asynchronen seriellen Übertragung

Daten A

Takt

A

Takt

E

Start

D0

D1

5_142

D2

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar! 1 d 2

Synchronisierung durch StartbitErkennung d: Differenz der Taktperiodendauern

D0

d

3 d 2

D1

5 d 2

D2

Abtastung der Datenbits (E) Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

SYNCZeichen Start

Datenblockformat bei der synchronen seriellen Übertragung

Header

Datenblock

CRC

*ACHTUNG: Altes Material.

5_144

SYNCZeichen Stop

z.B.: n Datenbytes (Prüfsumme) -Blocklänge n -laufende In der aktuellen Veranstaltung Nummer -Sender-ID nicht verwendbar! -Ziel-ID

*optional Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Grundstruktur der synchronen seriellen Ausgabe

5_145

serieller Ausgang parallel ACHTUNG: Aus

SYNCIn der Zeichen CRCGenerator

SchiebeAltes Material. register

TaktDatenVeranstaltung Modulation Übertragung

Schiebetakt

aktuellen nicht verwendbar! TaktGenerator

Bus Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Grundstruktur der synchronen seriellen Eingabe

5_147

serieller Eingang SchiebeACHTUNG: Altes Material.parallel register

Übertragung

Ein

TaktDatenDemodulation

SYNCIn derSchiebeaktuellen Veranstaltung Erkennung takt nicht verwendbar! CRCPrüfung

Steuerung

Bus Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

5_148

Prinzip der Takt-Daten-Modulation

Takt

0 Material. 0 ACHTUNG: Altes 1 1

Daten

nach TDM (RZ-Code) nach TDM (NRZ-Code)

0

aktuellen 0 TIn der T T 1

Veranstaltung 0 T 1 T nicht verwendbar!

T

1

T

0

T

0

T

1

T

1

0

0

T

T

1

1

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Grundstruktur einer Zähler-Zeitgeber-Baugruppe

5_150

Bus

parallel Aus

parallel Ein

ACHTUNG: Altes Material.

„Zählkonstante“

Rückwärtszähler

Strobe

Nulldurchgang

Takt

„Zählerstand“

In der aktuellen Veranstaltung nicht verwendbar! Interrupt Vorteiler Ausgang Eingang

interner Takt

Freigabe

periphere Anschlüsse Siehe auch „Übungsaufgaben“, Aufgabe EA-2

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Grundstruktur Programmierbarer Interrupt Controller (PIC)

5_155

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

IRQn

IRQ1 IRQ2

Zusammenarbeit Prozessor – PIC siehe Folie 3_290

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

SchutzAnalog schaltung In

Bsp.: Baugruppe zur analogen E/A

Pegelwandler

Sample & Hold

parallel Ein

ADU

Ende Start ACHTUNG: Altes Material. Zeitsteuerung

SynchronDAV Logik

In der aktuellen Veranstaltung nicht verwendbar! SchutzAnalog schaltung Out

5_160

Pegelwandler

DAU

IRQ

parallel Aus

Bus

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

ADU nach dem Sägezahnverfahren

5_170

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

5_180

DAU mit Widerstandsnetzwerk - URef k-1

R

2

k-2

2

0V < Uout < URef

ACHTUNG: Altes Material. 2R

k-3

4R

k-4

8R

2 2

In der aktuellen Veranstaltung nicht verwendbar!R 0

2

2

k-1

R Uout

Digital In (k Bit) Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Prozessor-Baugruppe mit MMU

6_010

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Prozessor-Zyklus mit MMU

6_020

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

...

...

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

6_030

Prozessor-Baugruppe mit Baustein für DMA DMA-Request

ACHTUNG: Altes Material. DMAAcknowledge

ZyklusSignale

In der aktuellen Veranstaltung nicht verwendbar!

DB

AB

SB Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Innere Struktur einer DMA-Funktionseinheit

ACHTUNG: Altes Material.

6_035

n: Anzahl Bytes, die in einem Zugriff gelesen oder geschrieben werden.

In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Zusammenarbeit Prozessor - DMA

Prozessor

6_040

DMA

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

6_050

Unternetz „Übertragung“ bereit

QA

DMA

Quell-Speicher

passiv

AB

QA AB, ACHTUNG: Altes Material. warten MRD

t ≥ twait DB

Reg

int. Speicheroperation, Daten DB

In derZAaktuellen Veranstaltung AB, Reg DB verwendbar! nicht passiv

LZ > 0

t ≥ twait

LZ = 0

ZA AB, Reg DB, warten QA ZA LZ

QA+1 ZA+1 LZ-1

Blockende

MWT

int. Speicheroperation, DB Speicherplatz

ZielSpeicher

Fengler, Karg, Däne, Fleischer 03-2009

ChipsatzLink

DMA-Steuerung

ProzessorBus

In der aktuellen Veranstaltung nicht verwendbar!

Prozessor

„North Bridge“ (Speicher/Bus-Controller)

USB-Interface

Echtzeit-Uhr CMOS-RAM Audio-Interface

ACHTUNG: Altes Material.

Weitere E/A

BetriebsartenManagement InterruptSteuerung

NetzwerkInterface

MassenspeicherInterface

Struktur eines typischen PC (Beispiel)

ErweiterungsInterface

TI2 RA1

6_060

ZusatzBus

„South Bridge“ (Ein/Ausgabe-Controller) Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_010

Prozessor-Leistung Leistung = (Durchschnitts-)Befehle pro Zeit

Berechnung: IPC L=

1 ACHTUNG: Altes Material. mit

tcycle L: IPC:

und

IPC =

CPI

CPI = ∑ ti ∙ pi

In der aktuellen Veranstaltung Prozessorleistung [MIPS, Million Instructions Per Second] nicht verwendbar!

Instructions Per Cycle (Anzahl Durchschnittsbefehle pro Taktzyklus)

CPI:

Cycles Per Instruction (Mittlere Anzahl Taktzyklen pro Befehl)

ti:

Anzahl Taktzyklen des i-ten Befehls

pi:

Relative Häufigkeit des i-ten Befehls

tcycle: Taktzykluszeit [µs] Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Erhöhung der Prozessorleistung

7_020

¾ Erhöhung der Taktfrequenz Æ Halbleitertechnologie, Architektur ACHTUNG:einfache Altes Material.

In der aktuellen Veranstaltung nicht verwendbar!

¾ Erhöhung der Befehlsanzahl pro Takt

Æ Architekturerweiterung bei Erhöhung der Hardwarekomplexität

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_030

CISC CISC: Complex Instruction Set Computer

Rechner mit komplexem Befehlssatz:

Steuerwerk μSequencer

¾Viele, auch sehr komplexe Befehle ¾Mikroprogrammierung: Realisierung der Befehle durch Sequenzen von Mikrobefehlen

Rechenwerk

ACHTUNG: Altes Material. μStatus μBefehlsZähler

DatenRegister

μProgramm Speicher

In der aktuellen Veranstaltung StatusDecoder nicht verwendbar! Register

ALU

+1

BefehlsZähler

BefehlsRegister

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_040

RISC: Struktur RISC: Reduced Instruction Set Computer

DatenACHTUNG: Altes Material. StatusDecoder Register

Register

(ID)

1.IF 2.ID

(WB) (OF)

+1 BefehlsZähler

BefehlsRegister

In der aktuellen Veranstaltung ALU (EX) nicht verwendbar!

3.OF 4.EX 5.WB

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_050

RISC: Merkmale

Rechner mit reduziertem Befehlssatz: ¾ EinfacherACHTUNG: Befehlssatz

Altes Material.

¾ Einheitlicher Befehlssatz ¾ Jede Befehlsphase 1 Takt

In der aktuellen ¾ Einheitliche Befehlsformate

Veranstaltung nicht verwendbar! ¾ Speicherzugriff nur über spezielle Lese- und Schreibbefehle (Load, Store) ¾ Viele Register

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_060

Befehls-Pipeline Pipelining: Fließbandverarbeitung Zeit BL

BD

OL

BA

OS BL

BD

OL

BA

ACHTUNG: Altes Material. Takt

Befehl

OS

Befehlszyklus Zeit

BL

In der Veranstaltung OL aktuellen BA OS BL BD nicht OL BA OS verwendbar!

BD

BL Befehl

BD

OL

BA

OS Takt

BL / BD / BA: Befehl lesen / dekodieren / ausführen OL / OS: Operand für / von Ausführung lesen / schreiben (Register) Probleme: Unterschiedliche Phasenlänge, bedingte Sprünge, Datenabhängigkeiten Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Problem: unterschiedliche Phasenlänge

7_070

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Problem: Bedingte Sprünge

7_080

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Problem: Datenabhängigkeit

7_090

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Befehl lesen

BL

Superskalare Architektur

Befehl dekodieren

Operand lesen

Befehl ausführen

7_100

Operand schreiben

OL BA / GK ACHTUNG: Altes Material.

OS

OL

BA / GK

OS

OL

BA / FK

OS

OL

BA / FK

OS

In der aktuellen Veranstaltung BD nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Befehlsreihenfolge bei Superskalar

7_110

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_120

Very-Long-Instruction-Word (VLIW)

MUL

BL

DIV

Befehl lesen

BL

Befehl dekodieren BD

Operand lesen

Befehl ausführen

Operand schreiben

OL

BA / GK

OS

ADD

BL

SUB

ACHTUNG: Altes Material.

BL

BD

OL

BA / GK

In der aktuellen Veranstaltung nicht verwendbar! BD OL BA / FK

Befehlswort (VLIW)

BD

OL

BA / FK

OS

OS

OS

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Befehlsreihenfolge bei VLIW

7_130

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Prozessor mit Out-of-Order-Execution

7_140

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

Befehlsreihenfolge bei Superskalar mit Out-of-Order

7_150

ACHTUNG: Altes Material. Scheduler

TI2 RA1

In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_160

Speicherhierarchie Prozessor Interne Caches (sRAM)

ACHTUNG: Altes Material. Externer Cache (sRAM) Hauptspeicher

In der aktuellen Veranstaltung nichtMassenspeicher verwendbar! LAN-Server Internet

Größe

Zugriffsgeschwindigkeit Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_170

Cache-Prinzip

Prozessor

Cache ZugriffsLogik

Hauptspeicher

ACHTUNG: Altes Material. In der aktuellen Veranstaltung Cache nicht verwendbar! Tag

Daten

HS A i HS A j

D (HS A i) D (HS A j)

HS A k ...

D (HS A k ) ... Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Harvard-Cache-Architektur

7_180

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

Beispiel-Architektur: Pentium

System Bus (External)

Pipeline und RISC

L2 Cache Cache Bus

CISC

Bus Interface Unit Instruction Fetch Unit

Instruction Cache (L1)

Simple Instruction Decoder

Skalar

Next IP Unit

Memory ACHTUNG: Altes Material. Reorder Complex Branch Target Buffer

Instruction Decoder Simple Instruction Decoder

7_190

Instruction Decoder

Out of Order Cache und Harvard

Buffer

Microcode Instruction Sequencer

Register Alias Table

In der aktuellen RetirementVeranstaltung Retirement Unit Data Cache Register File Reorder Buffer (Instruction Pool) Unit (L1) (Intel Arch. nicht verwendbar! Registers) Reservation Station FloatingPoint Unit (FPU)

FloatingPoint Unit (FPU)

Integer Unit

Integer Unit

Memory Interface Unit

Internal Data-Results Busses

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_200

SISD-Struktur

Steuerwerk

ACHTUNG: Altes Material.

Befehlsstrom

Datenstrom

Rechenwerk

In der aktuellen Veranstaltung nicht verwendbar! Datenspeicher

Befehlsspeicher

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_210

SIMD-Struktur Rechenwerk

Rechenwerk

Steuerwerk

Rechenwerk

In der aktuellen Veranstaltung nicht verwendbar! Datenspeicher

Befehlsstrom

Datenstrom

ACHTUNG: Altes Material.

Befehlsspeicher

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

7_220

MIMD-Struktur Rechenwerk

Steuerwerk

Rechenwerk

Steuerwerk

In der aktuellen Veranstaltung nicht verwendbar! Datenspeicher

Befehlsstrom

Datenstrom

RechenSteuerACHTUNG: Altes Material. werk werk

Befehlsspeicher

Fengler, Karg, Däne, Fleischer 03-2009

TI2 RA1

MIMD-Kopplungsvarianten

7_230

ACHTUNG: Altes Material. In der aktuellen Veranstaltung nicht verwendbar!

Enge Kopplung

Lose Kopplung

z.B. Multicore-Prozessor

z.B. Rechnernetze Fengler, Karg, Däne, Fleischer 03-2009