Bodo Morgenstern

Elektronik 3 Digitale Schaltungen und Systeme

dem Programm Elektronik

ADS

--------------------------~

Elektronik 1: Bauelemente von B. Morgenstern

Elektronik 2: Schaltungen von B. Morgenstern

Elektronik 3: Digitale SchaltuDgeD ODd Systeme

von B. Morgenstern

Elektronik-Aufgaben Digitale Schaltungen und Systeme von M. Rubel und U. Schaarschmidt

Elektronik-Aufgaben Bauelemente von B. Morgenstern

Digitale Signalverarbeitung von A. van den Enden und N. Verhoeckx

Simulieren mit PSPICE von D. Ehrhardt und 1. Schulte

Design Center - PSPICE unter Windows von R. Ludtke und S. Stratmann

Elemente der angewandten Elektronik von E. Bohmer

Recheniibungen zur angewandten Elektronik von E. Bohmer

Vieweg ____________________________________

Bodo Morgenstern

Elektronik 3 Digitale Schaltungen ondSysteme 2., tiberarbeitete Auflage

Mit 410 Bildern und 69 Tabellen

II Vleweg

1. Auflage 1992 2., tiberarbeitete Auflage 1997

AIle Rechte vorbehalten © Friedr. Vieweg & Sohn Verlagsgesellschaft mbH, Braunschweig/Wiesbaden, 1997 Der Verlag Vieweg ist ein Unternehmen der Bertelsmann Fachinformation mbH. Das Werk einschlieBlich aller seiner Teile ist urheberrechtlich geschtitzt. Jede Verwertung auBerhalb der engen Grenzen des Urheberrechtsgesetzes ist ohne Zustimmung des Veri ages unzuiassig und strafbar. Das gilt insbesondere fUr Vervielfaltigungen, Ubersetzungen, Mikroverfilmungen und die Einspeicherung und Verarbeitung in elektronischen Systemen.

Gedruckt auf saurefreiem Papier

e-ISBN-13: 978-3-322-85053-9 ISBN-13: 978-3-528-13366-5 DOl: 10.1007/978-3-322-85053-9

v Man muB keinem Werk, hauptsiichIich keiner Schrift die MUhe ansehen, die sie gekostet hat. (Lichtenberg) Vorwort

Das vorliegende Werk enthalt den Stoff einer zweitrimestrigen Pflichtvorlesung fUr Studierende der Nachrichtentechnik im dritten Studienjahr, die ich an der Universitat der Bundeswehr Hamburg halte. Es umfaBt die wesentlichen Bereiche der digitalen Informationsverarbeitung in Hard- und Software, wobei das Schwergewicht mit Hinblick auf die Bande Elektronik I (Elektronische Bauelemente) und II (Analoge Schaltungen) in der Hardware liegt. Es wendet sich an Studierende der Nachrichtentechnik und der Technischen Informatik sowie verwandter Gebiete an Technischen Hochschulen und Fachhochschulen. Da es sowohl als Lehrbuch als auch zum Selbststudium geeignet ist, ntitzt es auch dem Anwender digitaler Systeme in der Praxis, der sich mit deren Wirkungsprinzipien vertraut machen mochte. Vorausgesetzt werden elementare Kenntnisse in Mathematik, Physik, Grundlagen der Elektrotechnik und Elektronik gemaB den Banden I und II. Die Stoffauswahl - urn eine solche muB es sich bei der Weite des Gesamtgebietes zwangslaufig handeln - erfolgte so, daB versucht wurde, dem Studierenden ein breites Basiswissen zu vermitteln, das an einigen Stellen exemplarisch vertieft wird. Dadurch 5011 einerseits ein moglichst umfassender Uberblick gegeben werden, und zum anderen soli der Leser in die Methoden des Entwurfes von und dem Umgang mit digitalen Systemen anhand konkreter Anwendungen eingeftihrt werden. Band III enthalt insgesamt 25 Kapitel, von denen einige wenige, streng genommen, nicht direkt der Elektronik zuzuordnen sind, sondern eher der Mathematik/Informatik. 1m Interesse eines breiten Grundverstandnisses erschien das jedoch geboten. Die ersten beiden Kapitel sind einleitender Natur. Sie befassen sich mit Definitionen der Informatik nach DIN und der Darstellung binarer Variablen durch elektrische GroBen. Die Kapitel 3 bis 5 behandeln kombinatorische logische Verkntipfungsfunktionen. Ausgehend yom grundsatzlichen Verhalten von UND, ODER, NICHT, NAND, NOR, XOR und XNOR, wird deren schaltungstechnische Realisierung in den gangigen Varianten (Diodenlogik sowie Transistorlogik in Bipolar- und Unipolartechnologien) diskutiert. Die Leistungsdaten der wichtigsten Logikfamilien werden miteinander verglichen. Die Kapitel 6 und 7 liefern die Grundlagen fUr die spatere Behandlung von Schaltnetzen und Schaltwerken. Ein kurzer AbriB der Rechenregeln und Theoreme der Booleschen Algebra leitet tiber zur Schaltnetzanalyse, zur Schaltnetzsynthese und zu den Verfahren der Schaltnetzminimierung mittels algebraischer und grafischer Verfahren. Elektronische Kippschaltungen (Flipflops, Monoflops, Schmitt-Trigger und Multivibratoren) sind Thema des 8. Kapitels. Die Kapitel 9 bis 12 stehen unter dem Generalthema Codierung. Zunachst erfolgt eine Einftihrung in die Zahlensysteme, wobei die fUr Digitalrechner wichtigsten Dual- und HexadezimaIsysteme besonderes Gewicht haben. AnschlieBend wird die binare Codierung von Ziffern und Zahlen behandelt. KapiteIll befaBt sich kurz mit der Codierung und dem Datenkanal. Ein weiteres Thema ist die Datensicherung mit ihren verschiedenen Methoden. Wahrend die ersten Kapitel vorwiegend der Kombinatorik gewidmet sind, stehen ab Kapitel 13 die sequentiellen Schaltungen im Vordergrund. Kapitel 13 befaBt sich mit Zahlern. Die Wirkungsweise und der Entwurf von Zahlern werden an einigen Beispielen fUr asynchrone und synchrone Vor- und Vor/RtickwartszahIer erortert. Registerschaltungen und Schieberegister sind Thema des nachsten Kapitels. Die dynamischen Probleme, die sich beim Betrieb digitaler Schaltungen in Form von Races und Hazards ergeben und die die Funktionsweise statisch richtig entworfener Schaltungen in Frage stellen, werden im Kapitel 15 skizziert. Die beiden folgenden Kapitel befassen sich mit den sehr wichtigen Schnittstellen zwischen der analogen und der digitalen Signalverarbeitung, die diese Prozesse steuert. In Kapitel 16 wird zunachst der DigitaI/Analog-Wandler mit seinen charakteristischen GroBen in den gangigen Varianten behandelt, und Kapitel17 hat den Analog/Digital-Wandler zum Thema. Das Prinzip der parallelen und/oder seriellen Umsetzung wird anhand typischer Beispiele erortert. Kapitel 18 befaBt sich mit den Abtast-Halte-Gliedern, die im Zusammenhang mit der diskreten Signalverarbeitung von groBer Wichtigkeit sind und die thematisch zu Kapitel 17 passen. Ein kurzer AbriB tiber digitale Filt.::r ist in Kapitel 19 zu finden. 1m Kapitel 20 wird versucht, die Vielfalt Programmierbarer Logischer Schaltungen (PLD) zu systematisieren.

Vorwort

VI

Kapitel 21 ist den Speicherwerken gewidmet. Sie existieren in vielen Varianten und sind wesentlicher Bestandteil aller Digitalrechner. EinfUhrend werden KenngroBen definiert und anschlieBend die wichtigsten Vertreter der Magnetspeicher und der Halbleiterspeicher (fliichtig und nichtfliichtig) unter Beriicksichtigung der Zugriffsprinzipien (wahlfrei bis seriell) diskutiert. Eine weitere unabdingbare Komponente von Rechnern sind die Vergleichs- und Rechenwerke, die in Kapitel 22 behandelt werden. Als Vorstufe zum klassischen von-Neumann-Rechner kann man die digitalen Schaltwerke oder Zustandsmaschinen betrachten, die Thema von Kapitel 23 sind. Die beiden letzten Kapitel behandeln den Digitalrechner. In Kapitel 24 findet der Leser die wichtigsten allgemeinen Grundlagen (Begriffsbestimmung Analog-, Digital- und Hybridrechner, prinzipieller Aufbau des von-Neumann-Rechners, Hard- und Softwareausriistung, geschichtliche Entwicklung der Rechnertechnik, Wirkungsweise des von-Neuman-Rechners und seiner Weiterentwicklung, den Hochleistungs-Prozessoren). Kapitel 25 ist dem Mikrocomputer gewidmet. Anhand eines hypothetischen 8-bit-Mikrocomputers werden in Anlehnung an den Typ MCS 6502 exemplarisch und detailliert der Aufbau und die Funktionsweise eines Systems erHiutert, und zwar einschlieBlich des parallelen und des seriellen Betriebs von Peripheriegeriiten. Mit Bedacht wurde ein Mikroprozessor gewiihlt, der im Aufbau und in der Wirkungsweise relativ einfach und iibersichtlich ist, da sich anhand dieses Beispiels die prinzipiellen Problemstellungen leicht erfassen lassen. Ein Ausblick auf industrielle 16- und 32-Bit-Mikroprozessoren einschlieBlich der Erliiuterung wichtiger Leistungsmerkmale soll zum Studium weiterfiihrender Literatur iiber diese aktuellen Prozessorfamilien anregen. Die digitale Mikroelektronik, die im Mittelpunkt dieses Bandes steht, ist von einem rasanten Entwicklungstempo gekennzeichnet. Sie erschlieBt laufend neue Anwendungsgebiet und Realisierungsmoglichkeiten, und manches Detail, das in diesem Werk behandelt wird, mag nicht immer letzter Stand sein. Das ist jedoch nicht gravierend, wenn es um die Darstellung prinzipieller Dinge geht. Ein Beispiel fUr das Leistungsspektrum preisgiinstiger Rechensysteme (hier ATARI) stellt dieses Buch selbst dar. Die Texterfassung erfolgte mit einem Texterfassungsprogramm (Recognita), fUr das Vorlagen von Schreibmaschinentexten friiherer, bewiihrter Auflagen von Vorlesungsskripten dienten, so daB sich ein miihsames, erneutes manuelles Eintippen eriibrigte. Die Abbildungen wurden auf iihnliche Weise mit einem CAD-Programm (Megapaint Professional) erstellt. Die Layoutgestaltung erfolgte mit Calamus. Trotz dieser miichtigen Werkzeuge ist der Weg zum fertigen Buch recht steinig, was sowohl den Inhalt als auch die Form angeht. Verbliebene Fehler und Unzuliinglichkeiten sind daher (fast) unvermeidlich, und ich wiire dem Nutzer fiir konstruktive Kritik dankbar. Ich mochte mich abschlieBend bei allen im privaten und im dienstlichen Bereich, die mir fUr viele Uberstunden und manches Ungemach geduldiges Verstiindnis entgegengebracht haben und die mir mit Rat und Tat zur Seite standen, herzlich bedanken. Dies gilt insbesondere mr Herrn Dipl.-Inf. U. Schaarschmidt, der mir wertvolle Anregungen gab und der das miihsame Korrekturlesen iibernahm sowie fUr Frau H. Kellner, die sich mit mancher Tabelle plagte. Mein Dank gilt ebenso dem Vieweg-Verlag fiir die gute Zusammenarbeit. Hamburg, im Juli 1991 Bodo Morgenstern Vorwort zur 2. Auflage

Die erste Auflage ist mittlerweile vergriffen, so daB eine zweite erforderlich wurde. Aufgrund der Hinweise aufmerksamer Studenten und Mitarbeiter sowie des Vieweg-Verlages konnten viele Kleine Fehler gefunden und beseitigt werden. Allen Helfern gilt mein Dank, insbesondere Herrn Dr. Riibel. Die Stoffinhalte und der Umfang blieben unveriindert. Hamburg, im Januar 1997 Bodo Morgenstern

VII

Inhaltsverzeichnis 1. 2.

3.

Definitionen und Begriffe der Informationsverarbeitung nach DIN 41859 und DIN 44300 Darstellung binarer Variablen durch elektrische Gro8en

3

2.1 Allgemeines 2.2 Positive und negative Logik

3 4

Logische Verkniipfungsfunktionen I, Grundfunktionen

6 6 6 6

3.1 Allgemeine Definitionen 3.1.1 Die Wahrheitstabelle 3.1.2 Die Arbeitstabelle 3.1.3 Karnaugh-Veitch-Diagramm (KV -Tafel) 3.2 Logische Elementarfunktionen 3.2.1 UND-(AND)-Funktion 3.2.2 ODER-(OR)-Funktion 3.2.3 NICHT -(NOT)-Funktion 3.2.4 NICHT -UND-(NAND)-Funktion 3.2.5 NICHT ODER-(NOR)-Funhion 3.2.6 EXKLUSIV -ODER-(XOR)-Funktion (Antivalenz) 3.2.7 EXKLUSIV-NOR-(XNOR)-Funktion (.Aquivalenz)

3.3 Belastungsregeln fur logische Verknupfungen, Fan-In, Fan-Out 3.3.1 3.3.2

4.

Logische Verkniipfungen

n,

Diodenlogik DL

Logische Verkniipfungen Ill, Transistoriogik 5.1 5.2

Der Inverter mit Bipolartransistor RTL Widerstands-Transistor-Logik 5.2.1 5.2.2

5.3

RTL-NOR RTL-NAND

7 8

8 9 9

10 11 11

13 13

14 14 15 15 15 16 16

DTL Dioden-Transistor-Logik

17

5.3.1 5.3.2 5.3.3 5.3.4

17 18 18 19

AUgemeines Integrierte DTL-Schaltungen Wired-AND-Funktion (Phantom-UND) Wired-OR-Funktion (Phantom-ODER)

DCTL (Direkt gekoppelte Transistor-Logik) 5.5 TTL (Transistor-Transistor-Logik, Standard-TTL) 5.6 TTL Lund TTL H 5.7 Schottky-TTL 5.8 Advanced Schottky-TTL 5.9 ECL (Emittergekoppelte Transistor-Logik, ECTL) 5.10 ETL (Emitterfolger-Transistor-Logik)

5.4

7 7

11 12

Fan-Out (Fo) Fan-In (Fi )

4.1 UND-Schaltung 4.2 ODER-Schaltung 4.3 Mehrstufige Diodenschaltungen

5.

Seite

20 21 23 23

24 24 26

VIII

Inhaltsverzeichnis Seite 5.11 CTL (Komplementar-Transistor-Logik) 5.12 LSL (Langsame, stOrsichere Logik)

26 27

5.13 I2L (Integrierte Injektionsstrom-Logik) 5.14 Digitale Verkntipfungsschaltungen mit Feldeffekt-Transistoren

27 28 29 29 30

5.14.1 MOS-Schaltungstechnik 5.14.1.1 MOSFET -Inverter 5.14.1.2 MOS-NAND und MOS-NOR 5.14.1.3 MOS-XOR und MOS-NOR 5.14.2 CMOS-Schaltungstechnik 5.14.2.1 CMOS-Inverter 5.14.2.2 CMOS-NAND/NOR 5.14.2.3 CMOS-NOR/NAND 5.15 Vergleich der Leistungsfahigkeit logischer Schaltungsfamilien 5.16 Pegelumsetzer (Interfaces) zwischen Logikfamilien

6. Boolesche Algebra I, Grundziige und Rechenregeln 6.1 6.2

Einleitung Die zweielementige Boolesche Algebra 6.2.1 6.2.2

6.3 6.4 6.5 6.6 6.7

7.

Definitionen Theoreme der Booleschen Algebra

Ubersicht tiber die Funktionen der ein- und der zweielementigen Booleschen Algebra Dualitat Konjunktive und disjunktive Normalform Ausgezeichnete Normalformen, Minterme und Maxterme Eigenschaften von Mintermen und Maxtermen

Boolesche Algebra II, Behandlung von SchaItnetzen 7.1 Allgemeines 7.2 Schaltnetzanalyse 7.2.1 7.2.2 7.2.3

7.3

32 32 33

33 34 38 38 39 39 39 40 42 42

43 44 45 45 45 46 46 46

Schaltnetzsynthese

47

7.3.1

47 48 48

7.3.2

7.3.3

7.3.4

7.4

Ermittlung der SchaItfunktion ErmittIung der Wahrheitstabelle ErmittIung des KV-Diagramms

31 31

Synthese von Schaltnetzen aus AND-, OR- und NOT -Gliedern 7.3.1.1 Beliebiges Fan-In 7.3.1.2 Begrenztes Fan-In Synthese von Schaltnetzen mit NOR-Gliedern 7.3.2.1 Beliebiges Fan-In 7.3.2.2 Begrenztes Fan-In Synthese von Schaltnetzen mit NAND-Gliedern 7.3.3.1 Beliebiges Fan-In 7.3.3.2 Begrenztes Fan-In Zusammenfassung der Regeln

Vereinfachung von Booleschen Funktionen

49 49 50 51 52 52 52 53

Inhaltsverzeichnis

IX Seite

7.4.1 Problemstellung, Ubersicht tiber verschiedene Verfahren 7.4.2 Rechenregeln ftir die algebraische Vereinfachung 7.4.3. Karnaugh-Veitch-Diagramme 7.4.3.1 Minterm-Methode 7.4.3.2 Maxterm-Methode 7.4.3.3 Wichtige Regeln bei der Anwendung der KV -Tafeln

8.

KippschaItungen 8.1 8.2

8.3

8.4

8.5

8.6

9.

Allgemeines Bistabile Kippstufen (Flipflops) 8.2.1 Arten von Flipflops 8.2.2 Grundschaltung 8.2.3 RS-Flipflop (Speicher flipflop) 8.2.31 RS-Flipflop mit NOR-Gliedern 8.2.3.2 RS-Flipflop mit NAND-Gliedern 8.2.4 Getaktetes RS-Flipflop (Auffangflipflop, Latch) 8.2.5 D-Flipflop (Delay-Flipflop) 8.2.6 R-Flipflop (O-Flipflop, Reset-Flipflop) 8.2.7 S-Flipflop (I-Flipflop, Set-Flipflop) 8.2.8 E-Flipflop 8 2.9 T -Flipflop (Trigger Flipflop, Toggle Flipflop) 8.2.10 Zweispeicher-Flipflop (Flipflop mit Zwischenspeicher) 8.2.10.1 Prinzip des Zweispeicherflipflops 8.2.10.2 Arten der Taktsteuerung 8.2.10.3 JK-Flipflop 8.2.10.4 DV-Flipflop Monostabile Kippstufen (Monoflops) 8.3.1 Grundschaltung 8.3.2 Monoflop mit statischem Eingang 8.3.3 Monoflop mit dynamischem Eingang 8.3.4 Monoflop mit logischen Grundfunktionen Astabile Kippschaltungen (Multivibratoren) 8.4.1 Grundschaltung 8.4.2 Verbesserung der dynamischen Eigenschaften Schwellwertschaltungen (Schmitt-Trigger) 8.5.1 Prinzip und Grundschaltung 8.5.2 Integrierter Schmitt-Trigger Zusammenfassender Uberblick tiber die verschiedenen Typen von Kippschaltungen

Codierung I, Zahlensysteme 9.1 9.2

Allgemeines, Definitionen Zahlendarstellungen (Zahlensysteme) 9.2.1 Strichdarstellung 9.2.2 Romisches Zahlensystem

53

54 54 54 61 61 62 62 63 63 63 65 66 66

67 67 68

69 69 69 71 71 72 72 74 74 74 75 77 77 78 78 79 80 80 82 82 84 84 85 85 86

x

Inhaltsverzeichnis Seite 9.2.3

Polyadische (B-adische Systeme) 9.2.3.1 Dezimalsystem 9.2.3.2 Dualsystem 9.2.3.3 Das Oktalsystem 9.2.3.4 Das Hexadezimal- oder Sedezimalsystem 9.2.4 Rechenoperationen in polyadischen Systemen 9.2.4.1 Addition ganzer, positiver Zahlen 9.2.4.2 Subtraktion ganzer Zahlen 9.2.5 Zahlenkonvertierung zwischen einzelnen Systemen 9.2.5.1 Konvertierung von Zahlen aus anderen Systemen ins Dezimalsystem 9.2.5.2 Konvertierung von Dezimalzahlen in andere Zahlensysteme 9.2.5.3 Konvertierung zwischen Dual-, Oktalund Hexadezimalzahlen 9.2.6 Dualzahlenverarbeitung mit standardisierter Stellenzahl 9.2.6.1 Ganze, positive Zahlen 9.2.6.2 Beriicksichtigung des Vorzeichens 9.2.7 Zahlen in Festkommadarstellung 9.2.8 Zahlen in Gleitkommadarstellung

86 87 87 87

88 89 89 90 94 94 95

98 99 99

100 101 102

10. Codierung II, binare Codierong von Ziffern ond Zahlen 10.1 Allgemeines, Ubersicht 10.2 Begriffe und Definitionen zu Biniircodierung

103 103 104

10.2.1 Stellenzahl k, biniire Nachrichtenmenge N

104

10.2.2 10.2.3 10.2.4 10.2.5 10.2.6 10.2.7 10.2.8 10.2.9

104

Redundanz R, Redundanzwirkungsgrad lJR Wortcode, Zifferncode Gewicht eines Wortes GleichmiiBigkeit Vollstiindiger Code Hamming-Distanz D, Minimaldistanz d Stetigkeit BCD-Codes

10.3 Ubertragung, Speicherung und Verarbeitung von zifferncodierten Zahlen 10.4 Ziihlcodes 10.5 Positions codes 10.5.1 Bewertbare Codes 10.5.2 Anordnungscodes 10.5.3 Spezielle Positionscodes 10.5.3.1 Natiirlicher (reiner) Biniircode (NBC) Einschrittige Codes 10.5.3.2 4-Bit-BCD-Codes (Tetracodes) 10.5.3.3 10.5.3.4 5-Bit-BCD-Codes (Pentadische Codes) ExzeB-e-Code 10.5.3.5 10.5.3.6 Gleichgewichtete Codes (g-aus k-Codes) Der ASCII-Code 10.5.3.7

105 105

106 106 106

107 107 107 108 110 110 110

111 111 112 116

120 120

121 123

Inhaltsverzeichnis

XI Seite

11. Codierung Ill, Codierung und Datenkanal 11.1 Zweck der Codierung 11.2. Eigenschaften des Ubertragungskanals, das Augendiagramm

12. Codierung IV, Datensicherung 12.1 Allgemeines Definitionen 12.1.1 12.1.2 12.1.3 12.1.4 12.1.5 12.1.6

Ursachen und Arten der Storungen Flankenverzerrung, Fehler Impulseinbriiche Bitfehlerwahrscheinlichkeit Wortfehlerwahrscheinlichkeit Restfehlerrate

12.2. Datensicherungsmethoden 12.2.1 Fehlererkennung durch direkte oder invertierte Wiederholung 12.2.2 Fehlererkennung durch hochredundante Codes 12.2.3 Fehlererkennung durch Paritiitspriifung (Parity Check) 12.2.3.1 Codes mit einem Priifbit (Parity Bit) 12.2.3.2 Codes mit 2 und mehr Priifbits 12.2.3.3 Blockcodes mit Liings- und Querpriifbits (Kreuzsicherungscode) 12.2.3.4 Zyklische Codes 12.2.3.5 Codesicherung mittels CRC-Priifsummen-Verfahren

13. Impulszahler (Zahler) 13.1 Ziihlerorganisation 13.2 Darstellung der abzuziihlenden Impulse 13.3 Asynchrone Vorwiirtsziihler 13.3.1 Biniiruntersetzer 13.3.2. Asynchrone dekadische Vorwiirtsziihler

13.4 Synchrone Ziihler 13.4.1 13.4.2 13.4.3 13.4.4

Synchrone dekadische Vorwiirtsziihler Modulo-n-Ziihler Ringziihler (Ziihlring) Johnson- oder Moebius-Ziihler

13.5 Vor- Riickwiirtsziihler (reversible Ziihler)

14. Registerschaltungen 14.1 Allgemeines 14.2 Statische Flipflopregister 14.3 Schieberegister 14.3.1 Schieberegister fUr eine Schieberichtung 14.3.2 Schieberegister fiir zwei Schieberichtungen 14.3.3 Serien-Parallel-Umsetzer 14.3.4 6-Parallel-Serien-Umsetzer

124 124 124 127 127 127 128 128 128 128 129 129 130 131 131 132 133 134 135 136 139 139 139 140 140 141 145 145 147 150 151 153 155 155 155 155 156 157 157 158

Inhaltsverzeichnis

XII

Seite

15. ImpulssynchroDisatioD, Races uDd Hazards 15.1 Einleitung, Allgemeines 15.2 Synchronisation mit Monoflops 15.2.1 Verzogerung der Vorderflanke 15.2.2 Verzogerung der Riickflanke 15.2.3 Verzogerung der Vorder- und Riickflanke 15.3 Wettlauf- oder Raceerscheinungen in asynchronen Schaltungen 15.4 Hazards in asynchronen Schaltungen 15.5 Synchronisation mittels Flipflops 15.6 Darstellung des dynamischen Verhaltens von Flipflops im Zustandsdiagramm 15.7 Beispiele flir Impulssynchronisierungsschaltungen 15.7.1 Allgemeines 15.7.2 Erzeugung eines taktsynchronen Impulses 15.7.3 Erzeugung einer unverstiimmelten Impulsfolge

16. Digital-Analog-Umsetzer (D/A-U) 16.1 Allgemeines 16.2. Schalten von Stromen, der Glitch-Effekt 16.3 Direkte D/A-Umsetzer 16.3.1 Parallel-DigitallAnalog-Umsetzer 16.3.1.1 D/A-U mit gewichteten Referenzspannungsquellen 16.3.1.2 D/A-U mit gewichteten Widerstiinden als Spannungsteiler 16.3.1.3 Dh\-U mit eingepriigten Stromen 16.3.2 Parallel-Seriell-Digital-Analog-Umsetzer 16.3.3 Seriell-Digitalh\nalog-Umsetzer 16.4 Indirekte D/A-Umsetzer 16.4.1 Pulsbreiten-D/A-Umsetzer 16.4.2 Pulsfrequenz-Dh\-Umsetzer

17. AnalogIDigital-Umsetzer AID-U 17.1 Allgemeines 17.1.1 Klassifizierung von A/D-Umsetzungsverfahren 17.1.2 KenngroBen von A/D-Umsetzern 17.1.2.1 Auflosung und Genauigkeit 17.1.2.2 Quantisierungsfehler 17.1.2.3 MeBbereich und Anzeigebereich (Repriisentationsbereich) 17 .1.2.4 Genauigkeit 17.1.2.5 Verstiirkungsfehler 17.1.2.6 Linearitiit 17.1.2.7 Monotonie- und Missing-Code-Fehler 17.1.2.8 Einschwingzeit (Settling Time) 17.1.2.9 Umwandlungsrate (Conversion Rate) 17.1.2.10 Umwandlungszeit (Conversion Ttime) 17.1.2.11 Samplingzeit

160 160 160 160 161 161 162 162 164 167 169 169 169 170 172 172 173 174 175 175 175 178 179 180 182 182 184 185 185 185 186 186 187 189 189 189 189 190 191 191 191 191

Inhaltsverzeichnis

XIII Seite

17.1.2.12 Slew Rate 17.1.2.13 Temperaturfehler

17.2 Arten von A/D-Umsetzern 17.2.1 Direkte AID-Wandler 17.2.1.1 Mechanische A/D-Wandlung mit Codescheiben 17 .2.1.2 AID-Wandler nach der Parallel-Vergleichsmethode (Flash- Converter) 17.2.1.3 AID-Wandler mit parallel-serieller Vergleichsmethode 17.2.2 AID-Wandler mit stufenweiser Anniiherung (Wiigeverfahren) 17.2.2.1 Allgemeines 17.2.2.2 Nachlaufverschliissler 17.2.2.3 Stufenrampenwandler 17.2.2.4 AID-Wandler mit Iteration (Successive Approximation Register, SAR) 17.2.2.5 Weitere AID-Wandler mit stufenweiser Anniiherung 17.2.3 AID-Wandler mit Ziihlmethoden 17.2.3.1. Pulsbreiten-A/D-Wandler 17.2.3.2 Dual-Slope-A/D-Wandler (Zweirampen-A/D-U) 17.2.3.3 Quad-Slope-A/D-Wandler (Vier-Rampen-A/D-U) 17.2.3.4 AID-Wandler nach dem Spannungs-Frequenz-Verfahren (Voltage to Frequency-Converter VFC) 17.2.3.5 Delta-Sigma-A/D-U (D/S-A/D-U)

18. Abtast-Halte-Glieder (Track and Hold TIH, Sample and Hold S/H) 18.1 Einfiihrung 18.2 Grundlagen, KenngroBen von Abtast-Halte-Gliedern 18.2.1 18.2.2 18.2.3 18.2.4 18.2.5

Grenzfrequenz flir A/D-U ohne Abtast-Halte-Glied Durchgriff (Feed-Through) Hold-Step Haltedrift (Droop) Anstiegsgeschwindigkeit (Slew Rate) und Aperturzeit (Aperture Delay)

18.3 Schaltungstechnik bei Abtast-Halte-Gliedern 18.3.1 Kompensation des Hold-Step 18.3.2 Kompensation des Feed-Through

19. Digitalfilter 19.1 Einfiihrung 19.2 Grundlagen 19.2.1 Frequenzspektrum des diskretisierten Signals 19.2.2 Grundstrukturen von Digitalfiltern 19.2.2.1 Nichtrekursive Filter (FIR-Filter) 19.2.2.2 Rekursive Digitalfilter (IIR-Filter)

192 192 192 192 192 192 194 196 196 197 198 198 202 203 203 204 206 209 210

215 215 216 216 217 217 217 218 219 219 219 221 221 221 221 222 224 226

XIV

Inhaltsverzeichnis Seite

20. Programmierbare Logische Schaltungen (Programmable Logic Devices, PLD) 20.1 Einleitung 20.2 Kombinatorische PLD 20.2.1 (X)ROM 20.2.2 PAL 20.2.3 PLA 20.3 Sequentielle PLD

21. Speicherwerke (Datenspeicher) 21.1 KenngroBen von Speicherwerken 21.1.1 Speicherkapazitiit 21.1.2 Zugriffszeit, Zykluszeit 21.1.3. Modularitiit 21.1.4 Verlustleistung 21.1.5 Speicherdichte (bit· mm- 3) 21.2 Magnetspeicher 21.2.1 Mechanische Eigenschaften 21.2.2 Magnetische Grundlagen 21.2.3 Magnetaufzeichnung (Speichervorgang) 21.2.4 Wiedergabevorgang (Lesen der Daten) 21.2.5 Ringkernspeicher 21.2.5.1 Informationsspeicherung im Ferritkern, Lesen der Information 21.2.5.2 Schreiben der Information 21.2.5.3 2D-Speicher (bitweise Adressierung) 21.2.5.4 3D-Speicher (Wortweise Adressierung) 21.3 Halbleiterspeicher 21.3.1 Allgemeines 21.3.2 Halbleiterspeicher mit wahlfreiem Zugriff (dynamic random access memory, DRAM) und fliichtiger Speicherung 21.3.2.1 Statische Bipolarzellen mit Multi-Emitter-Transistor 21.3.2.2 Statische Bipolarzelle mit Schottky-Dioden 21.3.2.3 Statische MOS-Zelle 21.3.2.4 Dynamische Halbleiterspeicher 21.3.3 Halbleiterspeicher mit seriellem Zugriff und fliichtiger Speicherung 21.3.3.1 Statische Schieberegister 21.3.3.2 Dynamische Schieberegister 21.3.3.3 Eimerkettenschaltung (Bucket Brigade Device, BBD) 21.3.3.4 Ladungsgekoppeltes Schieberegister (Charge Coupled Device, CCD) 21.3.3.5 First-In-First-Out- und Last-In-First-Out-Speicher (FIFO und LIFO) 21.3.4 Nichtfliichtige Halbleiter-Festwertspeicher

228 228 230 230 232 233 234 235 235 235 235 236 237 237 237 238 238 239 241 242 242 244 245 245 246 246 246 247 248 249 250 253 253 253 255 256 257

Inhaltsverzeichnis

xv Seite

(ROM, PROM, EPROM, EAROM, EEPROM) 21.3.4.1 Struktur von Halbleiter-Festwertspeichern 21.3.4.2 Technologien von Halbleiter-Festwertspeichern 21.3.5 Nichtfllichtige Halbleiter-Schreib/Lesespeicher (NOVRAM) 21.3.6 Fliichtige Halbleiter-Schreib/Lesespeicher mit Schutz gegen Betriebsspannungsausfall 21.3.7 Optische WORM-Speicher (Write-Once-Read-Many) 21.4 Magnetblasenspeicher (Magnetic Bubble Memories) 21.4.1 Physikalisches Prinzip des Blasenspeichers 21.4.2 Aufbau eines Magnetblasenspeichers 21.4.3 Arbeitsweise

22. Vergleich und Rechenwerke (Arithmetisch-Logische Einheit ALU) 22.1 Vergleicher 22.1.1 Aquivalenz-Verknlipfung (Einfacher Vergleicher) 22.1.2 GroBer-Kleiner-Vergleicher 22.2 Rechenwerke 22.2.1 Halbaddierer (HA) flir 1 bit 22.2.2 Volladdierer (VA) flir I bit 22.2.3 Vollsubtrahierer (VS) flir 1 bit 22.2.4 Serieller Addierer 22.2.5 Einfacher Paralleladdierer mit "Carry-Ripple-Through" -Technik 22.2.6 Schneller Parallel-Volladdierer mit "Carry-Look-Ahead"-Technik 22.2.7 Erweiterung des Parallel-Volladdierers zur ALU 22.2.8 Zusammenschaltung mehrer ALU zur VergroBerung der WortHinge 22.2.9 Algorithmen zur Durchflihrung von Multiplikation und Division 22.2.9.1 Multiplikation 22.2.9.2 Division

23. Digitale Schaltwerke, mikroprogrammierte Steuerungen 23.1 Einleitung, Problemstellung 23.2 Schaltwerk, Steuerwerk, Operationswerk und Steuerkreis 23.3 Arten von Schaltwerken

23.4

23.5 23.6 23.7 23.8

23.3.1 Festverdrahtetes Schaltwerk 23.3.2 Schaltwerk mit PLD-Schaltkreisen 23.3.3 Speicherprogrammierte (mikroprogrammierte) Schaltwerke 23.3.4 Schaltwerke mit Mikroprozessoren Das Schaltwerk als endlicher Automat (Zustandsmaschine, Finite State Machine FSM) 23.4.1 Mealy-Automat 23.4.2 Moore-Automat 23.4.3 Vergleich Mealy/Moore-Automat Ungetaktete ("asynchrone") Schaltwerke Getaktete ("synchrone") Schaltwerke Beispiele flir synchrone, mikroprogrammierte Schaltwerke Verallgemeinertes Modell des synchronen

257 258 259 263 264 264 264 264 266 266 269 269 269 269 270 271 271 272 272

273 274 275 276 278

278 280 282 282 282 283 283 283 283 283 284 285 286 286 286 287 287

XVI

Inhaltsverzeichnis Seite mikroprogrammierten Steuerwerks

23.9 Erzeugung der Folgeadressen 23.9.1 FolgeadreBerzeugung mittels Binarzahler 23.9.2 FolgeadreBerzeugung durch das Mikroprogramm 23.9.3 FolgeadreBerzeugung durch interne Verkniipfung von Eingangs- und Zustandsvektor 23.10 Steuerwortauswertung

24. Grundlagen digitaler Rechenautomaten (Digitalrechner) 24.1 Begriffsbestimmung Analogrechner, Digitalrechner und Hybridrechner 24.1.1 Analogrechner (AR) 24.1.2 Digitalrechner (DR) 24.1.3 Hybridrechner (HR) 24.2 Prinzipieller Aufbau von digitalen Rechensystemen 24.2.1 Einleitung, Informationsverarbeitung beim Menschen 24.2.2 Prinzipielle Architekturen von Digitalrechnern 24.2.2.1 Von-Neumann Rechner, Single-Instructionl Single-Data-Stream (SISD)-Rechner 24.2.2.2 Single-InstructionlMultiple-Date-Stream (SIMD)-Rechner 24.2.2.3 Multiple-Instruction/Single-Data-Stream-(MISD)-Rechner 24.2.2.4 Multiple-Instruction/MultipleData-Stream-(MIMD)-Rechner 24.3 Arten von Rechnern 24.3.1 Handbediente Tischrechner, Taschenrechner 24.3.2 Programmgesteuerte Rechenmaschinen 24.3.3 Speicherprogrammierte Rechenmaschinen 24.4 Technische Ausriistung von Rechnern (Hardware) 24.4.1 GroBcomputer 24.4.2 Minicomputer 24.4.3 Mikrocomputer 24.4.4 Mikroprozessor 24.4.5 Home- und Personalcomputer 24.4.6 Vektorrechner (Feldrechner) 24.4.7 Transputer 24.4.8 Digitale Signalprozessoren 24.5 Programmausriistung von Rechnern (Hardware) 24.5.1 Programmierung im Maschinencode 24.5.2 Symbolische Programmiersprache (1:1-0bersetzung) oder Assemblercode 24.5.3 Problemorientierte Programmiersprachen 24.5.3.1 Interpreter 24.5.3.2 Compiler 24.5.4 Betriebssysteme (Monitor-Systeme) 24.5.5 Mehrprogrammbetrieb (Multiprogramming)

289 290 290 291 291 291 293 293 293 293 294 295 295 296 297 298 298 298 299 299 300 300 301 302 302 303 303 303 304 304 304 305 305 305 305 306 306 309 309

Inhaltsverzeichnis

XVII Seite

24.5.6 Simultanverarbeitung (Multiprocessing) 24.5.7 Multitasking 24.5.8 Teilnehmerrechensysteme (Multi-User-Systeme) 24.5.9 Verteilte Systeme (distributed Systems), Rechnernetze 24.6 Geschichtliches zur Computertechnik 24.7 Informationsverarbeitung im klassischen von-Neumann-Rechner 24.7.1 Operationsprinzip 24.7.2 Synchrones Steuer- oder Leitwerk 24.7.3 Befehlstypen und Befehlsaufbau 24.7.3.1 Typische Befehlsarten 24.7.3.2 Ein-, Zwei- und MehradreBbefehle 24.7.4 Arten der Adressierung (Adressierungsmodus) allgemein 24.7.4.1 Einteilung des Speicherraums in Seiten (memory paging) 24.7.4.2 Nicht-indizierte Adressierungstechniken 24.7.4.3 Indizierte Adressierungstechniken 24.7.5 Steuerwerk 24.7.6 Befehlsverarbeitung in der CPU 24.7.7 Programmierebenen 24.7.7.1 Makroprogrammebene 24.7.7.2 Mikroprogrammierung 24.7.8 Programmunterbrechung (Interrupt) 24.7.9 Datenverkehr mit den E/A-Einrichtungen 24.7.10 Direkter Speicherzugriff (Direct memory Access, DMA) 24.8 Hochleistungs-Mikroprozessoren 24.8.1 Bitslice-Prozessoren 24.8.2 Pipeline-Prozessoren

25. Mikrocomputer (Micro Computer Units, MCUs) 25.1 25.2

25.3 25.4 25.5 25.6

Informationsdarstellung mittels ASCII-Code Hypothetischer 8-Bit-Mikrocomputer 25.2.1 Architektur des hypothetischen Mikrocomputers 25.2.2 Funktion der Register 25.2.2.1 Datenregister 25.2.2.2. Befehlsregister 25.2.2.3 Akkumulator 25.2.2.4 Prozessor-Statusregister 25.2.2.5 Befehlsziihler (Program Counter PC) 25.2.2.6 Indexregister 25.2.2.7 Stapelzeiger (Stackpointer, SP) 25.2.2.8 AdreBregister Steuerlogik Befehlsverarbeitung in der MPU Programmunterbrechung (Interrupt) Datenverkehr mit den E/A-Einrichtungen 25.6.1 Hypothetisches EIA-Werk fUr parallelen Betrieb (PIA)

309 310 310 310 312 317 317 318 318 318 319 320 320 321 324 326 327 328 328 329 329 331 331 332 333 333 336 336 339 339 340 340 341 342 342 343 343 343 344 344 345 345 347 348

Inhal tsverzeichnis

XVIII

Seite 25.6.1.1 Datenrichtungsregister DDR, I10-Pufferregister lOB 25.6.1.2 Steuer- oder Kontroll-Register (Control Register) 25.6.1.3 Adressierung der Register des PIA 25.6.1.4 Bausteinadressierung (Chip Select) 25.6.1.6 Steuersignale EN, RESET und R/W 25.6.2 Hypothetisches EIA- Werk mr seriellen Betrieb (SIA oder ACIA) 25.6.2.1 Steuer- oder Kontrollregister (Control Register) 25.6.2.2 Statusregister 25.6.2.3 Registeradressierung 25.6.3 Hypothetisches EIA-Werk mr universellen Einsatz (Versatile Interface Adapter VIA) 25.6.3.1 Datenrichtungsregister DDRA, DDRB 25.6.3.2 Input-Register (Latches) IRA, IRB und Output-Register ORA, ORB 25.6.3.3 Schieberegister (SR) und Hilfssteuerregister (ACR) 25.6.3.4 Steuer signa Ie CP2, RESET, R/W 25.6.3.5 25.6.3.6 25.6.3.7 25.6.3.8

Chip- und Registeradressierung CSl, CS2, RSo ... RS3 Interrupt-Request-Signal IRQ Periphere SteuerJeitungen CAl> CA2, CBl, CB2 Quittungsbetrieb (Handshake) bei Dateniibertragungen, Peripherie-Steuerregister PCR 25.6.3.9 Interruptbetrieb, Interrupt-Flag-Register IFR, Interrupt-Enable-Register IER 25.6.3.10 Zeittakt-Steuerung (Timer-Operation)

348 349 350 351 351 351 353 354 355 355 357 358 359 359 360 361 361 361 363 365

25.7

Minimalkonfiguration des hypothetischen Mikrocomputers

370

25.8

Befeh1ssatz des hypothetischen Mikroprozessors

371

25.9

Industrielle 16- und 32-Bit-Mikroprozessoren

379

Aoswahl erganzeuder Dud weiterfiihreuder Literator

383

Stichwortverzeichuis

385