DISTRIBUCION DE DATOS Y LOGICA SECUENCIAL

DISTRIBUCION DE DATOS Y LOGICA SECUENCIAL ji ,, ' i Capítulo ; u SELECClON Y DISTR IBUCION DE DATOS MULTIPLEXORES OEMULTIPLEXORES CONVERSORES ...
34 downloads 9 Views 9MB Size
DISTRIBUCION DE DATOS Y LOGICA SECUENCIAL

ji ,,

'

i

Capítulo

; u

SELECClON Y DISTR IBUCION DE DATOS MULTIPLEXORES

OEMULTIPLEXORES CONVERSORES

MULTIPLEXORES Selectores de Datos

veces se conocen como entradas de dirección. La figura 1.1 muestra el diagrama básico de un multiplexor (MUX). En este diagrama las entradas y salidas se trazan como flechas anchas en lugar de líneas; lo que indica que éstas pueden ser una o más lineas de señales. El multiplexor actúa como un interruptor de posiciones múltiples controlado digitalmente, donde el código digital que se aplica a las entradas

U n equipo estéreo moderno para el hogar, puede tener un interruptor que selecciona la música de una de las cuatro fuentes que tiene: casetera, disco compacto, tornamesa y un receptor de radio. El interruptor selecciona las señales electrónicas de una de estas cuatro fuentes y la envía al amplificador de potencia y a las bocinas. En Diagrama básico para un multiplexor I términos sencillos, eso es lo que hace un multiplexor, selecciona una de las diversas señales de entrada y las pasa a una salida. La dirección deseada de los datos de entrada hacia la salida es controlada por entradas de Figura 1.1 Entradas de selección selección, que algunas

Salida

z

",,, ,

.

"

Curso práctico de ELECTRONICA D l G l T A L .. ,

"

,,

de selección, controla que las entraCon S = O, esta expresión se condas de datos sean trasladadas hacia la vierte en: salida. Por ejemplo, la salida Z será igual a la entrada de datos IOde algún = 101 + 11-0 (compuerta 2 habilitada) código de entrada de selección determinada; Z será igual a I1 para otro código de entrada de selección específico, y así sucesivamente. Dicho de otra manera, un multiplexor selecciona una de "n" fuentes de datos de entrada y transmite los datos seleccionados a sólo un canal de salida. A esto se le llama multiplexaje.

Lo cual indica que Z será idéntica a la señal de entrada 10,que puede ser un nivel lógico fijo, o bien, una señal lógica que varía con el tiempo. Con S = 1, la expresión se transforma en: = 10-0 + I1 1 (compuerta 1 habilitada)

MultEplexor básico de dos entradas

L o cual muestra que la salida Z seLa figura 1.2 muestra el circuito rá idéntica a la señal de entrada 11. lógico de un multiplexor de dos entradas, IOy 11 y una entrada de selecU n ejemplo de donde se emplea este ción S. El nivel lógico que se aplica a MVX de dos entradas, es el sistema de la entrada S determina cuál compuer- una computadora en el que se utilizan ta AND se habilita, de manera que su dos señales diferentes de reloj maestro: entrada de datos atraviesa la com- una señal de reloj de alta velocidad puerta OR hacia la salida 2. (1 FOMHz para algunos programas) y Viendo esto desde otro punto de una de baja velocidad o lenta (130MHz vista, la expresión Booleana de la sa- para otros). Con el circuito de la $gum 7.29, la señal de reloj de 13OMHz se colida es: nectaría a 10, y la de l YOMHz a 11; una señal de la sección de lógica de control de la computadoya, excitaría la entrndn SELECCIONpara controlar la señal de reloj que aparece en la salida 2, y así enMultiplexor de dos entradas Figura 1.2 viarla a los circuitos de la computadora. '1

Entradas de datos

Multiplexor de cuatro entradas

'O

1

Entrada de seleccibn

Se puede aplicar la misma idea básica para formar el multiplexor de cuatro entradas que se muestra en la figura 1.3.

Aquí hay cuatro entradas que se transmiten en forma selectiva a la salida con base en las cuatro combinaciones posibles de las entradas de selección S1 y So. Cada entrada de datos se accede con una combinación diferente de niveles de entrada de selección. I~ Se capmra con sl ' y

Figura 1.3

so1,de ma-

nera que IOpasará a través de su compuerta AND hacia la salida Z sólo S1 = O Y = O. La tabla indicada muestra las salidas de otros tres códigos de selección de entrada.

Figura 1.4

En las familias lógicas S T L y CMOS, se disponen regularmente de multiplexores de dos, cuatro, ocho y dieciséis entradas. ptos CI básicos pueden ser combinados para el multiplexaje (multiplexado) de un gran número de entradas. -

Curso práctico de ELECTRONICA D l G l T A L

Símbolo lógico del 74151

so

Figura 1.5

MUX de 8 entradas 74151

Y

z

y el símbolo lógico 741 5 1 se muestra en la figura 1.5. Multiplexor cuádr-uple de dos entradas Multipdexor de ocho entradas 741S7/LSlY7/HCl57 La figura 1.4 muestra el diagrama Este es un CI muy útil que contielógico del multiplexor de ocho entra- ne cuatro multiplexores de dos entradas 7415 1 (74LS151, 74HC151). Éste das (figura 1.6). tiene una entrada de habilitación E', y ofrece salidas normales e invertidas. Cuando E' = O, las entradas de selección S*, SI y So elegirán una entrada de datos (desde IO hasta 17), para pasar hacia la salida 2. Cuando E ' = 1, el multiplexor es deshabilitado, de manera que Z = O, independientemente del código de entrada de selección. EsFigura 1.6 ta operación se resume en la tabla 1.1, Tabla 1.1

6. DlST

-

DATOS Y LOGICA SECUENCIAL

----m..

e"">-

--

Observe la forma en que se marcan las entradas y salidas de datos.

Figura 1.7 Demultiplexor general

o0

DEMULTIPLEXORES Distribuidores de datos Un multiplexor toma varias entradas y transmite una de ellas a la salida. Un demultiplexor efectúa la operación contraria; toma una sola entrada y la distribuye en varias salidas. La figura 1.7 muestra el diagrama general de un demultiplexor (DEMUX). Las flechas grandes que corresponden a entradas y salidas pueden representar una o más líneas. El código de entrada de selección determina hacia qué salida se transmitirá la entrada de DATOS. En otras palabras, el demultiplexor toma una fuen-

S2 S1

SO 07 O6

05

04 03 O2 01

O

0 o 0 o 1 1 1 1

0 1 0 1 0 1 0 1

0 0 0 0 0 1 0 0

0 0 0 0 1 0 0 0

1 O 0 0 0 0 0 0

0 0 1 1 0 0 1 1

0 0 0 0 0 O 0 1

0 0 0 0 0 0 1 0

0 0 0 1 0 0 0 0

0 0 1 0 0 0 0 0

0 1 0 0 0 0 0 0

Entrada de datos

01

0,-1

de selección

te de datos de entrada y la distribuye selectivamente a uno de "n" canales de salida, igual que un interruptor de posiciones múltiples. La figura 1.8 muestra el diagrama lógico de un multiplexor que distribuye una línea de entrada a ocho 1íneas de salida. La única línea de en-

Demultiplexor en circuito integrado

Figura 1.9 I

l

Código de selección -

.o7

00

Lógico 1 Formas de onda para Ap A1 Ag = 000

trada de datos 1, se conecta a las ocho compuertas AND, pero sólo una de estas compuertas será habilitada por las líneas de entrada de selección. Por ejemplo, con S2, S1 y So = 000 solamente la compuerta AND O será habilitada, y la entrada de datos 1aparecerá en la salida 00. Otros códigos de selección ocasionan que la entrada 1 llegue a las otras salidas. La tabla de verdad resume la operación del circuito. El circuito del multiplexor de la figura 1.9, es muy similar a un circuito decodificador de 3 a 8 líneas (vea la figura 3.16 del fascículo S), excepto que se ha agregado una cuarta entraa) cada compuerta. da (I Anteriormente señalamos que muchos decodificadores en circuito integrado tienen una entrada de habilitación, que es una entrada extra que se añade a las compuertas del decodificador. Este tipo de C1 decodificador puede usarse, por tanto, como demultiplexor con las entradas de código binario. Por ejemplo, A2, Al, A.

en la figura 3.17 del fascículo 5, que sirven como las entradas de selección; y la entrada de habilitación que sirve como la entrada de datos 1. Por esta razón, los fabricantes de CI, a menudo llaman a este dispositivo decodificador/demultiplexor, pues se puede usar para desempeñar una u otra función. Anteriormente vimos la forma en que se utiliza el 74LS 138 como decodificador 1 de 8. La figura 1.9 muestra cómo puede emplearse para que funcione como demultiplexor. La entrada de habilitación E l ' se usa como la entrada de datos 1, en tanto que las otras dos entradas de habilitación se mantienen en sus estados activos. Las entradas A2, Al, A. sirven como código de selección. Para ilustrar la operación, supongamos que las entradas de selección son 000. Con este código de entrada, la única salida que puede activarse es OO', mientras que todas las otras salidas estarán en ALTO, 00' pasará a BAJO sólo si El' cambia a BAJO y será AL-

* -

-

Fascículo 6. DlSTRlBUClON DE DATOS Y LOGICA SECU "-.'

T O si El' cambia a ALTO. Dicho de planta industrial donde debe vigilarse otra manera, 00' seguirá la señal en el estado abierto/cerrado de muchas El' (la entrada de datos 1 ) mientras puertas de acceso. Cada puerta controla el estado de un interruptor, todas las otras salidas permanecen en siendo, además, necesario presentar ALTO. En forma análoga, un ciclo de de manera visual el estado de cada selección diferente aplicado a A2, Al uno sobre varios LED que están y A. ocasionará que la salida corres- montados en un panel de vigilancia pondiente siga la entrada de datos 1. remoto, que se encuentra en la estaLa misma figura 1.9 muestra las ción del guardia de seguridad. Una manera de lograr esto, sería formas de ondas comunes para el caso donde A2, Al y Ag sean igual a 000 tender un cable de señal, desde el inselecciona la salida 00'. Para este ca- terruptor de cada puerta hasta el so, la señal de datos aplicada en El' es LED que se encuentra en el panel. Esto requeriría tender muchos alamtransmitida hacia OO', mientras que bres a través de grandes dfstancias. las demás salidas permanecen en su Una mejor solución que, además, reestado inactivo. duce la cantidad de alambres que van Para darnos cuenta de la utilidad hacia el panel central, es utilizar una que puede llegar a tener estos circui- combinación multiplexor/demultitos, consideremos el caso de un siste- plexor. ma de vigilancia y seguridad para una La figura 1.10 muestra un sistema

74HC151

n

74L5138

MUX DEMUX

Puerta O

On Puerta 6

Puerta 7

Reloj

Figura 1.10

que puede manejar ocho puertas, pe- presenta al 80, y el grupo de 4 bits a ro la idea básica puede extenderse a la derecha representa al 7. Esto es, el cualquier número de éstas. grupo de la izquierda tiene un peso de 10 y el de la derecha tiene un peso de 1. Dentro de cada grupo, el peso binario de cada bit es como sigue:

CONVERSORES DE CODIGO En esta sección examinaremos algunos métodos del uso de circuitos lógicos combinacionales para convertir de un código a otro.

Convemión de BCD a binario U n método de conversión de BCD a código binario utiliza circuitos sumadores. Este proceso de conversión básica se lleva a cabo de la siguiente manera: El valor o peso de cada bit en el número BCD se representa mediante u n número binario. Se suman todas las representaciones binarias de los pesos de los bits que son 1 en el número BCD. El resultado de esta suma es el equivalente binario del número BCD Los números binarios que representan a los pesos de los bits BCD, se suman para producir el número binario total Examinaremos un código BCD de 8 bits (uno que represente a un número decimal de 2 dígitos) para entender la relación entre binario y BCD. Por ejemplo, ya sabemos que el decimal 87 puede expresarse en BCD como 1000 O1 11 El grupo de 4 bits a la izquierda re-

El equivalente binario de cada bit BCD, es u n número binario que representa al peso de ese bit dentro del numero BCD total. Esta representación se da en la figura 1.11. Si las representaciones binarias para los pesos de todos los 1 en el número BCD se suman, el resultado es el número binario que corresponde al número BCD. Con este procedimiento básico en mente, determinemos cómo puede ejecutarse el proceso con circuitos lógicos. Una vez determinada la representación binaria para cada 1 en el número BCD, pueden usarse los circuitos sumadores para sumar los 1's en cada columna de la representación binaria. Los 1's ocurren en una columna dada sólo cuando el bit BCD correspondiente es un l. La ocurrencia de un 1 BCD puede, por lo tanto, usarse para generar el 1 binario apropiado en la columna apropiada de la estructura del sumador. Para manejar un código BCD de dos dígitos decimales (dos décadas), se requieren ocho líneas de entrada BCD y siete salidas binarias. (Se necesitan siete

y no hay posibilidad de un acarreo de entrada, Digito de unidades BCD de manera que es siificiente una conexión directa desde el bit A. de la entrada BCD, a la salida binaria menos significativa. E n la columna "2" de la a repre-, sentación binaria, la posible ocurrencia de dos 1 puede aco~nodarse sumando el bit Al y el bit BO del número BCD. En la columna "4" de la representación binaria, la posible aparición de dos 1 se maneja sumando el bit Salida binaria de 7 Bits Figura 1.1 1 AZ y el bit B 1 del número BCD. En la cobits binarios para representar núme- lumna "8" de la representación binaros hasta el 99). ria, la posibilidad de los tres 1s se maSi observamos la figura l. 12, nota- neja sumando a los bits A3, Bo y B2 remos que la columna " 1" (LSB) de la del número BCD. E n la columna representación binaria tiene sólo un 1 " 16", se suman los bits B y B 3 . Digito de decenas BCD

Figura 1.12

(1) Al

Binario

Dígito de unidades Binario Digito de 2 bits decenas Conversor BCD a binario de 6 bits 74181

Conversor de binario a BCD de 6 bits 74185

)

Unidades

En la columna " 32 ",sólo es posible un 1, de manera que se suma el bit B2 al acarreo de la columna 16". En la columna "64", sólo puede ocurrir un 1, de manera que se suma el bit B3 al acarreo de la co-

z

Figura 1.13 Suma de 2 bits

Suma de 3 bits

It

todavía menor. Aún así, cuando oculumna "32". En la figura 1.11 se rre un error que no se ha detectado, muestra un método para habilitar es- puede ocasionar serios problemas en tos requerimientos con sumadores de un sistema digital. cuatro bits. El método de paridad de detección de errores agrega un bit de paridad a un grupo de bits de información para hacer el número total de 1s par o impar (dependiendo del sistema).

GENERADORES Y CHECADORES DE PARIDAD En muchos casos pueden ocurrir errores mientras se transfieren datos digitales de un punto a otro dentro de un sistema digital, o mientras los datos se transmiten de un sistema a otro. Los errores se convierten en cambios no deseados en los bits que forman la información codificada; esto es, un 1 puede cambiar a O ó de O a 1, debido a fallas de los componentes o ruido eléctrico. En la mayoría de los sistemas digitales, la posibilidad de que ocurra un error de incluso un sólo bit es muy pequeña, y la posibilidad de que ocurra más de uno, es

Lógica de paridad Para revisar o generar la paridad apropiada en un código dado, puede usarse un principio básico: La suma (sin tomar en cuenta acarreos) de un número par de 1 es siempre 0, y la suma de un número impar de 1 es siempre 1. Por lo tanto, para determinar si un dato es par o impar, se suman todos sus bits. Como recordará, se puede generar la suma de dos bits mediante una compuerta OR exclusiva. La suma de tres bits puede formarse mediante dos compuertas OR exclusivas conectadas como se muestra en la figura 1.13 , y así sucesivamente.

'-CIR~UITOS

SECUENCIALES

CIRCUITOS SINCRONOS Y ASINCRONOS FtlP-FtOPS TEMPOR IZADORES

LOS CIRCUITOS SECUENCIALES Los circuitos lógicos que hemos estudiado hasta el momento son de tipo combinacional, es decir, aquellos que, dependiendo de una entrada determinada, entregan a su salida una combinación específica que se mantiene sólo mientras la señal de entrada está presente. Los circuitos combinacionales resuelven una amplia gama de problemas en los que sólo basta contemplar los estados presentes para producir una o varias salidas. Sin embargo, cuando se emplean en aplicaciones complejas, por ejemplo donde se requiere considerar los estados anteriores a los presentes para generar una o varias salidas, son necesarios dispositivos de memoria para determinar el estado siguiente de salida. En estos caso lo mejor es recurrir

al uso de los circuitos lógicos secuenciales, que no son más que una combinación de un circuito combinacional y circuitos de memoria. En estos circuitos, a diferencia de los combinacionales, las señales de salida dependen del estado del dispositivo de memoria y de las entradas presentes. En la figura 2.1 se muestra un diagrama a bloques de un circuito secuencial; note que consiste de un circuito combinacional al cual se le conectan dispositivos de memoria para formar un camino de retroalimenta-

Diagrama a bloques de un circuito secuencia1

Figura 2.1

ráctico de ELECTRONICA D l G l T A L

ción. Dichos dispositivos almacenan la información binaria, la cual, tras un tiempo determinado, define el estado de salida del circuito secuencial, mismo que recibe la información binaria de las entradas externas. Junto con el estado presente de los dispositivos de memoria, estas entradas determinan el valor binario en las terminales de salida, así como el cambio de estado de los dispositivos de memoria. También se puede observar que las salidas externas de un circuito secuencial se colocan en función de las entradas externas y de los dispositivos de memoria. A su vez, el estado siguiente de los dispositivos se coloca en función de las entradas externas y del estado presente de las salidas del circuito. Es por ello que un circuito secuencial se analiza mediante una tabla de verdad en la que se representa una secuencia de las entradas, los estados internos y las salidas.

CIRCUITOS SÍNCRONOS Y AS~NCRONOS Hay dos tipos de circuitos secuenciales: síncronos (sincrónicos) y asíncronos (asincrónicos). Los circuitos secuenciales síncronos son aquellos cuyo comportamiento puede especificarse en una tabla para cada momento dado de tiempo, y dado que los momentos se definen a través de una señal de frecuencia fija, entonces cada evento sucede durante un pulso

de esta señal. En cambio, el comportamiento de los circuitos lógicos secuenciales asíncronos, está definido por el orden en el que cambian las señales de entrada y puedan ser afectadas en cualquier instante dado de tiempo. Los dispositivos de memoria utilizados comúnmente en los circuitos secuenciales son mecanismos retardadores de tiempo, su capacidad de almacenamiento se debe a que la señal tarda cierto tiempo para propagarse a través de un dispositivo lógico. En la práctica, el retardo dentro de una compuerta lógica es de una duración suficiente como para producir un efecto cíclico de memoria. Por otra parte, los asíncronos presentan muchas dificultades para el diseñador, entre ellas el problema de inestabilidad debido a la retroalimentación entre las compuertas lógicas que lo forman, ya que nunca se sabe en qué momento llegarán las señales de varios puntos al mismo tiempo, ni qué efecto tendrán éstas sobre el resultado en las salidas. Por esta razón su uso no es muy común, en comparación con los sistemas síncronos.

Circuito temporizado En un sistema secuencial síncrono se usan amplitudes fijas tales como niveles de voltaje para las señales binarias y la sincronización de los procesos se logra mediante dispositivos de tiempo. Por ejemplo, un circuito llamado generador maestro de tiempo (reloj), genera un tren de pulsos, en donde cada pulso tiene un período

y frecuencia fijos y todos Circuito básico de un Flip-Flop utilizando compuertas NOR los eventos se realizan sóTabla de verdad lo cuando aparece alguno Estado de estos pulsos. anterior Los pulsos de reloj se Estado distribuyen a través de toindeterminado X do el sistema digital, de S1 Figura 2.2 modo que los elementos de memoria sólo son afectados por las señales externas cuando se presenta Circuito básico de un Flip-Flop utilizando compuertas NAND un pulso de sincronizao X Tabla de verdad ción. Generalmente, los a cero) Estado pulsos de sincronización indeterminado se aplican a los circuitos mediante una compuerta X Estado (puesta anterior AND, es decir, que las se- a uno) ñales externas y los pulsos Figura 2.3 de sincronización afectarán al circuito cuando ambas señales él. Hay muchas formas de almacenar estén presentes. A los circuitos se- el bit dentro del flip-flop, de ahí que cuenciales síncronos que sólo cam- haya una gran variedad de ellos. bian el estado de un dispositivo de Flip-Pop básico memoria cuando está presente un U n flip-flop puede construirse utipulso de reloj, se les denomina circuilizando dos compuertas NAND o tos temporizados. dos compuertas NOR, pero a partir de un circuito básico se pueden construir circuitos de este tipo con mayor complejidad. En las figuras 2.2 y 2.3 CIRCUITOS BASCULANTES se muestran los circuitos básicos para O FLIP-FLOPS formar un flip-flop utilizando compuertas NAND y NOR. La conexión Los elementos de memoria que se de acoplamiento intercruzado de la utilizan en los circuitos secuenciales salida de una compuerta a la entrada temporizados se llaman flip-flops; es- de la otra, forma un camino de retos dispositivos son celdas binarias troalimentación. Por esta razón, estos capaces de almacenar un bit de infor- circuitos básicos se consideran circuimación; tienen dos entradas, una pa- tos secuenciales asíncronos. Al flipra el valor normal y otra para el valor flop que tiene dos salidas indicadas complemento del bit almacenado en como X y X' , y dos entradas indica. I

-- -

-

Curso práctico de ELECTRONICA D l G l T A L "--

das como S (Set = poner) y R (Reset = reponer), se le conoce como flipflop RS o Latch RS. Veamos un ejemplo tomando como base la figura 2.2; para iniciar, supongamos que la entrada S está en 1 y que la entrada R está en O. Como la compuerta B tiene una entrada de 1, su salida X' (X negada) debe ser O, lo cual coloca a ambas entradas de la compuerta A en O, provocando que la salida X sea de 1. Cuando la entrada S es puesta a O, entonces las salidas permanecen sin cambio, ya que la salida X permanece en estado l , dejando la entrada de la compuerta B en l. Esto causa que la salida X' permanezca en O, y por consecuencia, que ambas entradas de la compuerta A sigan en O y la salida X será 1. Sin embargo, si aplicáramos un 1 en la entrada R, la salida X cambiaría a O y también la salida X' cambiaría a 1. Entonces, podemos decir que un flip-flop tiene dos entradas para controlar el estado de salida, y que siempre las salidas son complementarias entre sí

Si X = O Si X = 1

entonces X' = 1 entonces X' = O

los diseñadores se aseguran de nunca aplicar dos 1 a ambas entradas de un flip-flop al mismo tiempo. Ahora vemos un ejemplo utilizando el diseño del circuito de la figura 2.3 El circuito flip-flop básico opera con ambas entradas, normalmente en 1, a no ser que el estado del flip-flop tenga que cambiarse, es decir, que trabaje con lógica negativa. La aplicación de un O momentáneo a la entrada S, causará que X cambie a 1 y X' a O, haciendo que el flip-flop de estado O a 1. Después de que la entrada S vuelva a 1, si se aplica un O momentáneo en la entrada R, esto causará la transición al estado de reset o borrado.

Nota: En ocasiones empleamos la notación X' para señalar la salida negada de X y en otras ocasiones utilizamos la simbología X para dicho propósito, esto es porque suelen emplearse ambas formas para señalar la misma variable de entrada o salida.

FZip-flop RS temporizado El circuito flip-flop básico es un circuito secuencia1 asíncrono. Agregando compuertas a las entradas del circuito básico, puede hacerse que el flip-flop sólo responda a los niveles de entrada durante los estados ALT O S de los pulsos del reloj (CP). El flip-flop RS temporizado mostrado en la figura 2.4 consiste en un flipflop básico N O R y dos compuertas

Ahora bien, cuando se aplica un 1 a las dos entradas del flip-flop, las dos salidas (X y X') se ponen en O, esta condición viola el hecho de que las salidas X y X' son complementarias entre sí. El estado resultante de esta condición es indeterminado, por eso AND. Las salidas de dos compuertas se indica en la tabla de verdad con una letra X, además, por esta razón, AND permanecen en O, mientras el

Circuito básico de un FlipFlop RS temporizado

Figura 2.4 Nota: Durante los estados indicados con (-) las salidas se mantienen sin cambio, conservando el dato anterior. Durante los estados indicados con XX no se sabe cual será el resultado de salida, por lo tanto no se deben usar. Las salidas sólo cambian si CP=1

pulso del reloj sea 0, independientemente de los valores de las terminales de entrada S y R. Cuando el pulso del reloj vaya a 1, la información de las entradas S y R llega al flip-flop básico. El estado de puesta a 1 se logra cuando S es 1, R es O y C P es l. Para cambiar al estado de puesta a O, las entradas deben ser S en O, R en 1 y C P enl. Con la entrada S en 1 y R en 1, la ocurrencia de los pulsos de reloj causará que ambas salidas vayan momentáneamente a O. Cuando se quite el pulso, el estado de salida del flipflop será indeterminado, pues dependerá si la entrada de puesta a 1 o la de puesta a O del flip-flop básico, permanezca mayor tiempo antes de la transición a O al final del pulso. E n la tabla de verdad se resume la operación del fl+-flop en forma de tabulado. X e s el estado binario del&-flop en u n tiempo dado (refiriéndose al estado presente), las columnas S y R dan los valores posibles de las entradas. El símbolo esquemático del flipflop RS temporizado se muestra en la figura 2 .S; observe que tiene tres entradas: S, R y CP. Algunas veces la entrada C P no se escribe dentro del recuadro debido a que se reconoce fácilmente por un pequeño triángulo.

Símbolo esquemático del Flip-Flop RS temporizado

Figura 2.5

El triángulo es un símbolo para el indicador dinámico y denota que el flip-flop responde a una transición del reloj de entrada, o al flanco de subida de una señal de un nivel BAJO a un nivel ALTO. Las salidas del flip-flop se marcan con X y X' dentro del recuadro, aunque se pueden utilizar literales distintas. El estado del flip-flop se determina por el valor de su salida normal X. Si se desea obtener el complemento de la salida normal, no es necesario usar un inversor, ya que el valor complementado se obtiene directamente de la salida X'. Flip-Jtop tipo D El flip-flop D, mostrado en la figura 2.6, es una modificación del flipflop RS sincronizado. Las compuertas NAND A y B, forman el flip-flop

m - .-.

Curso práctico de ELECTRONICA D. .........-m.-.l G l T A L "-.~ ......... ...........V.....

....

"""

Figura 2.6 Circuito lógico para un Flip-Floptipo D D Tabla de verdad

...

i

Para estos estados se mantiene el ......... valor animulado en el Flip-Flop

1

CP

...........

X

básico y las compuertas C y D, las modifican para conformar el flip-flop RS temporizado. La entrada D va directamente a la entrada RS y su complemento se aplica a la entrada R, a través de la compuerta E. Mientras que el pulso de reloj de entrada sea O, las compuertas C y D presentarán 1 en sus salidas, independientemente del valor de las otras entradas. Esto cumple con el requisito de que las dos entradas del flip-flop básico NAND permanezcan inicialmente en el nivel de 1. La entrada D se comprueba durante el pulso de reloj. Si es 1, la salida de la compuerta C va a O, cambiando el flip-flop al estado de puesta a 1 (a no ser que ya esté en esa condición). Si el pulso de reloj es O, la salida de la compuerta D va a O, cambiando el flip-flop al estado de borrado.

Si D = 1 entonces la salida X = 1 Si D = O entonces la salida X = O

El inversor agregado reduce el número de entradas de dos a uno. Este tipo de flip-flop se llama, algunas veces, bloqueador D con compuertas o flip-flop de bloqueo. A la entrada C P se le da a menudo la designación variable C, para indicar que esta entrada habilita el flip-flop de bloqueo para que los datos entren al mismo. El símbolo esquemático para este circuito se muestra en la figura 2.7. La versión comercial del flip-flop tipo D se expende con la matrícula 74LS74A, la asignación de terminales, símbolo lógico y diagrama interno esquemático para este circuito integrado se muestran en la figura 2.8. Observe que el circuito cuenta con dos entradas adicionales; las cuales, controlan la puesta a 1 y a O para cada

El m-flop tipo D recibe su nombre por la habilidad de tranmitir "datos" a otro fiip-flop. Es básicamente un [email protected] RS con un inversor en la entrada R; es decir, lo que se ponga en la entrada del flip-flop D, s e d lo que se obtenga a la salida.

Símbolo esquemático para un Flip-Flop tipo D

Figura 2.7

D

X

-i?cJ-

-

... " -

Figura 2.8

Asignación de terminales para el circuito 74LS74A Diagrama lógico para cada Flip-Fiop Flip-Flop tipo "D" Set

Borrar

Reloj

"CC = PIN 14 GND = PIN 7

Símbolo Iógico

Tabla de verdad para el CI 74LS74A

1

Modo de operación p..p-.p .

-.

p .

SET RESET

Carga 1 (SET) Carga O (RESET)

Tabla 2.1

Entradas

/

Salidas

1

.

1

0

1

1

1 - 1

1

1 0 1

se aplica un O a la terminal CD' y un 1 en la terminal SD', independientemente del pulso de reloj. U n estado indeterminado ocurre cuando las entradas CD' y SD' están puestas en O, ya que durante el estado de puesta a O ambas salidas estarán en 1, pero una vez que alguna de las dos entradas cambia, entonces es impredecible cuál será el estado final de la salida X. Finalmente, el modo carga 1 (SET) síncrono se presenta cuando en la entrada D existe un 1 y las entradas SD' y CD' están también en 1; así, cuando se suceda el pulso de reloj, la salida X aparecerá igual a 1. En el estado de carga O (Reset), se sucede cuando las entradas CD' y SD' se encuentran ambas puestas a 1, y la entrada D está a 0, entonces, al presentarse el pulso de reloj, la salida X automáticamente se pondrá a O.

flip-flop. Note que la salida X' se indica reiteradamente dentro del diagrama, mediante una burbuja tipo NOT Aunque la circuitería interna parece más compleja, en realidad, es la forma simplificada para este circuito. En la tabla 2.1 se muestran las condiciones de operación para el circuito 74LS74A. Como se puede observar, un 1 en la terminal CD' y un O en la terminal SD', obliga al flip-flop a ponerse en 1 independientemente del pulso de reloj y de la entrada D, a esF1Zp-flops D del 74LS73 te estado se le conoce como SET. En la serie 74 de TTL hay una El estado RESET, sucede cuando gran variedad de modelos de flip-

Figura 2.9

Vcc = PIN 20 GND = PIN 10

flops, de ellos incluimos una versión adicional del tipo D. El circuito 74LS3 73, (figura 2.9), incluye ocho flip-flops dentro del mismo empaque, cada uno con una entrada D independiente y con una salida O independiente. Todos los flip-flops se temporizan mediante la entrada LE, adicionalmente, para todos, la salida dispone de una función llamada tercer estado, la que al activarse pone las salidas en estado de alta impedancia. Una analogía de esto sería como si se desconectaran físicamente las terminales de salida del circuito subsecuente y así controlar que el circuito

integrado muestre sus datos o no. A este circuito integrado se le conoce con el nombre de Latch y es utilizado para almacenar de manera temporal 8 bi ts.

FZip-flop J K U n flip-flop JK es una versión mejorada del flip-flop RS, ya que el estado indeterminado del tipo RS queda solucionado al definirse en el tipo JK. Las entradas J y K se comportan como las entradas S y R respectivamente, para poner a 1 ó O al flip-flop. (En este tipo de circuito, la letra J se usa para la entrada de puesta a 1 y la letra K para la entrada de puesta a O).

Figura 2.10

Circuito lógico para un Flip-Flop JK Tabla de verdad característica

Se mantiene sin cambio

t--

Se invierte el contenido Nota: ' es igual a cualquier valor

Cuando ambas entradas se aplican a J y K simultáneamente, el flip-flop cambia a su estado de complemento. En el diagrama de la figura 2.10, la salida X se aplica con K y C P a una compuerta AND, de tal manera que el flip-flop se pone a O"(c1ear) durante un pulso de reloj; esto únicamente cuando X previamente fuera 1. De manera similar, la salida X' se aplica con J y una compuerta AND, por lo que el flip-flop se pone a 1 con un pulso de reloj, sólo si X' previamente estaba en 1. Como podrá observar en la tabla de verdad, el flip-flop JK se comporta como un flip-flop RS excepto cuando J y K son 1. Cuando J y K son 1, el pulso de reloj se trasmite a través de una compuerta AND, pero solamente en aquella cuya entrada se conecta a la salida del flip-flop y que sea igual a 1. Así, si X es 1, la salida de la compuerta AND superior se convertirá en 1 una vez se aplique un pulso de reloj y el flip-flop se ponga a O. Pero, si X' esta en 1, la salida de la compuerta AND se convierte en 1 y el flip-flop se pone a 1. En cualquier

caso, el estado de salida del flip-flop se complementa. El símbolo esquemático para el flip-flop JK se muestra en la figura 2.1 1. Es importante mencionar que debido a la conexión de retroalimentación del flip-flop JK, la señal CP que permanece en 1 (mientras J y K están en 1) causará transiciones repetidas y continuas de las salidas, aun después de que éstas hayan sido complementadas. Para evitar esta operación indeseable, los pulsos de reloj deben tener un tiempo de duración menor que la demora de propagación a través del flip-flop. Esta es una restricción, ya que la operación del circuito depende del ancho de los pulsos. La restricción del ancho del pulso puede ser eliminada con un maestro/esclavo o una construcción activada por el flanco.

Símbolo esquemático para un Flip-Flop tipo JK

Figura 2.1 1

t

KI-

x

791: ]

Símbolo lógico

Diagrama I

l3

CLOCK (CP)

1

13 lo -

8

cD

VCC = PIN 4 GND =PIN 11

6

Clock (CP)

Tabla de verdad Entradas

Modo de operacion

Salidas

-

-

Reinicio (Borrador)

O

Inversión

1

Carga "O" (Reset)

1

0

1

0

1

Carga "1 " (SET)

1

1

0

1

0

Guarda (Hold)

1

0

O

Q

á

El contenido del Flip-Flop se invierte

Figura 2.1 2

E n la figura Figura 2.13 2.12A se muestra O Símbolo esquemático O Diagrama lógico equivalente para un Fli&Flop tipo "T" la versión co- I mercial de un Tabla de verdad circuito flip-flop JK, que se fabrica con la matrícula 74LS73. Dentro del circuito integrado encontramos dos flip-flops, en la mis- JK al cual se le unen las dos entradas. ma figura se indica la asignación de El nombre T se deriva de la capaciterminales, el diagrama lógico equi- dad del flip-flop de variar (toggle) o valente, su tabla de verdad caracterís- cambiar de estado. Y es que, sin imtica, así como los tipos de encapsula- portar el estado presente del flipflop, éste asume el estado de compledo disponibles para este circuito. mento cuando ocurre el pulso de reloj, mientras que la entrada T esté en Flip-flap T El flip-flop T es la versión de una lógica positiva. El símbolo esquemáentrada del flip-flop JK (figura 2.13). tico, del flip-flop T se muestran en la El flip-flop T se obtiene de un tipo figura 2.13A.

1

-

.

DISPARO DE UN FLIP-FLOP El estado de un flip-flop varía debido a un cambio momentáneo en las señales de entrada y de reloj. A este cambio se le llama disparo (trigger por su expresión del inglés) y a 1a transición que lo causa se le dice que dispara ,el flip-flop. Los flip-flops asíncronos requieren un disparo de entrada definido por un cambio de nivel de señal. Este nivel debe regresarse a un valor inicial (O en el flip-flop de compuertas NOR y 1 en el flip-flop de compuertas NAND) antes de aplicarle el segundo disparo. Los flip-flops temporizados se disparan por medio de pulsos. Un pulso comienza a partir de su valor inicial de O, luego adquiere por un momento el valor de 1 y después de un corto periodo, regresa a su valor inicial de O. El intervalo de tiempo que ocurre desde la aplicación del pulso hasta que ocurra la transición de salida, es un factor crítico. Como pudo observar en el diagrama de la figura 2.1, un circuito secuencial tiene un camino de retroalimentación entre el circuito combinacional y los dispositivos de memoria. Este camino puede producir inestabilidad si las salidas de los flip-flops cambian, mientras que las salidas del circuito cornbinacional que van a las entradas sean disparadas por el pulso del reloj. El problema de tiempo puede ser prevenido si las salidas de los flip-flops no cambian hasta que el impulso de entrada haya retornado a O.

Para asegurar tal operación, un flip-flop debe tener un retardo en exceso de propagación de la señal, desde la entrada hasta la salida, con respecto al tiempo de duración del pulso. Si el diseñador depende totalmente del retardo de propagación de las compuertas lógicas, es probable que este retardo sea muy difícil de controlar. Una forma de asegurar un retardo adecuado, es incluir dentro del circuito del flip-flop una unidad de retardo físico que tenga un retraso igual o mayor que la duración del pulso. Así mismo, una buena forma de resolver el problema de temporización por retroalimentación, es hacer al flip-flop sensible a la transición del pulso, en vez de a la duración del pulso. Un pulso de reloj puede ser positivo o negativo. Una fuente de reloj positiva permanece en O durante el intervalo entre los pulsos y va a 1 durante la ocurrencia de un pulso. El pulso pasa por dos transiciones de señal: de O a 1 y el regreso de 1 a O. Como se muestra en la figura 2.14, la Transiciones en los pulsos de reloj Flanco positivo (de subida) Flanco negativo

r 1

i (de bajaaa)

m

Flanco negativo (de bajada)

t

O

ip-

1u1

Flanco positivo (de subida)

@ Pulso negativo

Figura 2.14

transición positiva se define como negativo. La activación de los flancos flanco positivo y la transición negati- se logra diseñando el flip-flop para va como flanco 2egativo. Esta defini- ignorar un pico y dispararse con la ción también se aplica a los pulsos ocurrencia del siguiente. Otra forma de lograr el disparo de los flancos es negativos. Los flip-flops temporizados vistos el uso de un circuito maestro/esclavo anteriormente, se disparan durante el o un flip-flop de disparo por flancos. flanco positivo del pulso y el estado de transición comienza tan pronto como el pulso alcanza el nivel 1. El nuevo estado del flip-flop puede apaFLIP-FLOP recer en las terminales de salida, MAESTRO/ESCLAVO mientras que el pulso de entrada sea 1 todavía. Si las otras entradas del Se construye con dos flip-flops seflip-flop cambian mientras que el pulso es 1, el flip-flop empezará a res- parados. U n circuito sirve como ponder a esos valores nuevos y puede maestro y el otro como esclavo y el ocurrir un nuevo estado de salida. circuito completo se trata como un Cuando esto pasa, la salida de un flip- flip-flop maestro/esclavo (figura flop no puede ser aplicada a las entra- 2.15); observe que el circuito consiste das de otro flip-flop cuando ambos en un flip-flop maestro, un esclavo y sean disparados por el mismo pulso un inversor. Cuando el pulso de reloj C P es O, de reloj. Sin embargo, sí se puede hacer que el flip-flop responda al flanco la salida del inversor es 1. Como el positivo (o negativo) de transición so- pulso de entrada de reloj del esclavo lamente, en vez de la duración total es 1, el flip-flop se habilita y la salida del pulso, entonces se puede eliminar & es igual a Y, mientras que X' se el problema de la múltiple transición. iguala a Y'. El flip-flop maestro se inUna manera de hacer que el flip- habilita debido a que C P es O. Cuando el pulso de reloj se conflop responda solamente al pulso de transición, es usar un acoplamiento capacitivo. En esta conDiagrama lógico de un Flip-flop maestro/esclavo figuración, se inserta un circuito Y RC (Resistencia y Capacitor) en S S S la entrada de reloj del flip-flop. ->Maestro ->- Esclavo Este circuito genera un pico en Y respuesta al cambio momentáR A R neo de la señal de entrada. Un CP e r;c i flanco positivo emerge de tal circuito con un pico positivo, y un flanco negativo con un pico Figura 2.15 ~

Flip-flop JK ternporizado maestro/esclavo

hasta 8 forman el flip-flop esclavo. La información presente en las entradas J y K se transmite al flip-flop maestro en el flanco positivo del pulso de reloj y se sostiene allí hasta que el flanco negativo del pulso de reloj sucede, después de lo cual se permite pasar hasta el flip-flop esclavo. El reloj de entrada es normalmente O, lo cual mantiene las salidas de las compuertas 1 y 2 en el nivel de 1, esto previene a las entradas J y K de afectar al flip-flop maestro. El flipflop esclavo es del tipo RS y está temporizado con el flip-flop maestro, que suministra las entradas, y con el reloj de entrada invertido por la compuerta 9. Cuando el reloj es O, la salida de la compuerta 9 es 1, de manera que la salida X es igual a Y y X' es igual a Y'. Cuando ocurre el flanco positivo de un pulso de reloj, el flip-flop maestro se afecta y puede conmutar estados. El flip-flop esclavo se aísla durante el tiempo en que el reloj esté en el nivel 1, ello se debe a que la salida de la compuerta 9 suministra un 1 a ambas entradas del flip-flop básico NAND de las compuertas 7 y 8.

Figura 2.17

Cuando el reloj de entrada regrese a O, el flip-flop maestro se aísla de las entradas J y K, y el flip-flop esclavo va al mismo estado del flip-flop maestro. Suponga que tiene un sistema digital que contiene .muchos flip-flops maestro/esclavo, algunos de ellos con sus salidas conectadas a las entradas de otros, y que las entradas del pulso de reloj a todos ellos están sincronizadas (ocurren al mismo tiempo). Al comienzo de cada pulso de reloj, algunos de los elementos maestros del flip-flop cambian de estado, pero todos los flip-flops de salida permanecen en sus valores previos. Después de que el pulso de reloj regrese a O, algunas de las salidas cambian de estado, pero ninguno de estos estados nuevos tienen un efecto en cualquiera de los elementos maestros hasta el siguiente pulso de reloj. Así, los estados de los flip-flops en el sistema pueden cambiarse simultáneamente durante el mismo pulso de reloj, aunque las salidas de los flipflops se conecten a las entradas de otros. Esto es posible porque el nue-

vo estado aparece en las terminales de salida únicamente después de que el pulso de reloj haya cambiado a O. Por tanto, el contenido binario de un flipflap puede trmsferirse al segundo y el contenido del s e ~ n d al o primero, y ambas trasferencias ocurren durante el mismo pulso de reloj. Antes del desarrollo de 10s flipflops disparados por flanco con poco o sin requerimiento de tiempo de retención, 10s problemas de temporización a menudo eran maneiados usan-

Durante el flanco positivo de la señal de reloj, 10s niveles presentes de las salidas de control @, J, K) se emplean para determinar la salida del maestro. Cuando la señal de reloj hace la transición hacia el nivel bajo, el estado del maestro se transfiere al esclavo cuyas salidas son X y X'. De este modo, X y X' sólo cambian después de cada flanco negativo de reloj. El flipflop maestro/esclavo trabaja de manera muy similar a los flip-flops disparados por flanco negativo, salvo

EL CIRCUITO DE ]RELOJ la mav0r-s de las aplicaciones de sistemas diatales es necesario sincronizar los procesos mediante un circuito de reloj. el cual consiste en un oscilador que genera una de forma cuadrada o rectangular, a partir de la cual se sincronizan todos los circuitos del sistema. ~ ~un proceso í , iniciará o terminará siempre que se presente el flanco AP c i i h i A 9 de

la w ñ a l

rle r ~ l n vi

r.1121-

te flanco. Hay muchos cir&tos electrónicos que pueden generar una señal de este tipo, desde un circuito oscilador astable con transistores, un oscilador astable con compuertas 1ógicas o con un circuito especializado como el 555.

El c i ~ c u i t o555 El circuito 555 está disefiado para producir señales de una duración específica, pero producir un íinico pulso de disparo puede generar un tren de ~ u l s o sindefinido, que depender5

mientras el reloj se encuentra en el de bajo costo, de muy fácil confi gurnestado alto, de lo contrario, puede ción y ensamble, este circuito es un ocurrir una operación impredecible. modelo óptimo para ser utilizado en Este problema con los flip-flops los sistemas digitales. Aunque no es difícil encontrar en maestro/esclavo se ha resuelto con una versión mejorada deno~ninada muchas de las aplicaciones comerciadato.

tivo temporizador, para aplicaciolies

I

de ELECTRONICA D

Figura 2.18

Diagrama esquemático equivalente del oscilador 555 (reloj)

l I

OPAMP como comparadc

; 4, Flip-Flop

Voltaje de control

I Buffer de salida

Disparo

,

Señal de salida

'

I I

Descarga

I

Tierra (-)

tipo DIP para

Transistor de

I

descarga Q1

en las cuales se requiere de una frecuencia muy precisa o altas frecuencias, es más recomendable utilizar circuitos osciladores a cristal. A continuación describiremos al circuito 555 y la manera de utilizarlo en sus dos modos de operación para su uso en circuitos digitales. E n la figura 2.18 se muestra el diagrama funcional que muestra los componentes internos de un temporizador 555. Los comparadores son dispositivos cuyas salidas son ALTO cuando el voltaje en la entrada positiva es mayor que el voltaje en la entrada negativa y BAJO cuando la entrada negativa es mayor que la entrada positiva. El divisor de voltaje, formado por tres resistores de 5 kilohm, proporciona un nivel de disparo de 1/3 de Vcc y otro de umbral de 2/3 de Vcc. Si fuera necesario, la entrada

de voltaje de control puede usarse para ajustar externamente los niveles de disparo y de umbral a otros valores. Cuando la entrada de disparo, normalmente en ALTO, cae momentáneamente abajo de 2/3 de Vcc, la salida del comparador B conmuta de BAJO a ALTO y estabiliza al flip-flop RS, originando que la salida (terminal 3) cambie a ALTO apagando al transistor de descarga Ql. La salida permanecerá en ALTO hasta que la entrada de umbral, normalmente en BAJO, exceda a 2/3 de Vcc y haga que la salida del comparador A conmute de BAJO a ALTO. Esto restablece al flip-flop, haciendo que la salida regrese a BAJO y encienda al transistor de descarga. La entrada externa RESET puede usarse para restablecer al flip-flop independiente del circuito de umbral. Las entradas

de disparo y de umbral, se controlan un capacitor de desacoplo C2, para por componentes externos para hacer evitar que el ruido inducido afecte a que el circuito opere como monoes- los niveles de disparo y de umbral. table o astable. Antes de aplicar un pulso de disparo, la salida esta en BAJO y el transisUn circuito monoestable tor interno de descarga Q1 está en(disparo zinico) cendido, conservando al capacitor exSe conoce como oscilador mo- terno C1 descargado. Al aplicarse un noestable a los circuitos capaces de pulso de disparo de lógica negativa, la producir un único pulso de salida, co- salida se hace ALTO y el transistor de mo respuesta de un pulso de disparo descarga se apaga, permitiendo que el de entrada. Para configurar al circui- capacitor C1 comience a cargarse a to integrado 555 como oscilador mo- través de R1. Cuando el capacitor C 1 noestable, se conectan un resistor y se carga hasta 1/3 de Vcc, la salida reun capacitor externos, como se mues- gresa a BAJO y el transistor Q1 se tra en la figura 2.19. La anchura del enciende inmediatamente, descarpulso de salida se determina por la gando al capacitor C1. Como puede constante de tiempo que se forma a ver, la tasa de carga de C 1 determina partir de la resistencia R l y C 1, según el tiempo en que la salida del circuito permanecerá en ALTO. la siguiente fórmula:

Duración del pulso = l .1 R l C l

Un circuito oscilador astable

En la figura 2.20 se muestra el osLa entrada de voltaje de control, cilador 555, conectado para operar generalmente no se usa y se conecta a como oscilador libre o astable. Observe que la entrada de umbral 6 está conectada ahora Configuración del circuito 555 como monoestable a la entrada de disparo 2. Los componentes externos R l , R2 y C l forman la red de temporización que establece la frecuencia de oscilación de salida. El capaciPulso de disparo tor C2 de 0.0 lpF, conectaPulso de salida do a la terminal de control 5, se usa estrictamente para desacoplamiento y carece de efecto sobre la operación del circuito, de hecho, Figura 2.19 en algunos casos puede prescindirse de él.

l_J

Curso oráctico de ELECTRONICA D I G I T A L

transistor. Como ya se indicó, esta secuencia genera Circuito integrado 555 como osctiaaor astable una trayectoria de descarga para el capacitor a través de R2 y del transistor. El capacitor empieza ahora a descargarse, originando que el comparador A Señal ae saliaa pase al estado BAJO. En el m momento en que el capacitor se descarga hasta 1/3 de Vcc, el comparador B conmuta a ALTO, establecienFigura 2.20 do al flip-flop que hace que la base de Q1 sea BAJO y apague al transistor. PrinciInicialmente, al aplicarse la poten- pia entonces otro ciclo de carga y se cia, el capacitor C1 está descargado y repite todo el proceso. El resultado es el voitaje de disparo 2, está en O vol- una salida de onda rectangular, cuyo tios. Esto origina que la salida del ciclo de operación depende de los vacomparador l3 esté en ALTO y la sa- lores de R1 y K2. La frecuencia de lida del corriparador A en BAJO, obli- oscilación puede calcularse mediante garicio a que la salida del flip-rlop, y la siguiente fórmula: ta~nbienla base de (21, pasen a BAJO mantenie~idoal transistor apagado. Frecuencia = 1 .M/[(Rl+ 2R2) C l ] Ahora, C l enipleza a cargarse a través de K1 y R2. Cuando el voltaje Con la selección de K l y R2 puede del capacitor alcanza el valor 1/3 de ajustarse el ciclo de operación de la Vcc, el comparador B conmuta a su salida. Como el C l se carga a través estado de salida BAJO, y cuando el de K1 más R2, y-se descarga sólo por voltaje del capacitor alcanza los 2/3 K2, pueden alcanzarse ciclos de opede Vcc, el comparador A conmuta a ración que se aproximen a un mínimo su estado de salida ALTO. Esto resta- de 50% si R2 es mayor que R l , de blece al flip-flop hacienuo que la ba- forma que los Uempos de carga y desse de u1 pase a ALTO y encienda al carga son aproxirnadamrnte iguales.

En esta sección describimos prácticas para que se capacite y aplicaciones empleadas comúnmente en electrónica digital

APLICACIONES DE LOS MULTIPLEXORES Los circuitos multzjdexores encaentran numerosasy variadas aplicaciones en sistemas ddigitales de todos los tipos. Estas aplicaciones incluyen selección y dirección de datos, secuencia de operaciones, conversión de paralelo a serinl, generación de ondas y genemión de filnciones lógicas. Analizaremos algunas de éstas.

Conversión de paralelo a serial Muchos sistemas digitales procesan datos binarios en forma

Convertidor de paralelo a serial.

Registro de almacenamiento

xo

9

(todos los bits simultáneamente), porque es más rápido. Sin embargo, cuando estos datos deben transmitirse a distancias relativamente largas, la configuración en paralelo es indeseable puesto que requiere un número alto de líneas de transmisión. Por esta razón, los datos binarios que están en forma paralela, a menudo se convierten en forma serial antes de ser transmitidos a un destino remoto. Un método para efectuar esta conversión de paralelo a serial, hace uso de un multiplexor, como se ilustra en la figura 3.1.

Reloj

10 11

Xl

l

12 x2

w

x3

-

13

a

'4

9

'

MUX de 8 entradas

)

74HC 151

z

+z

I

I

'

!

/

I

I

I

1

o XO

x1

x2

x3

x4

x5

x6

X7

Reloj CLK

< K ~1

Figura 3.

Los datos figuran en forma paralela en las salidas del registro X, son alimentados al multiplexor de ocho entradas. Se usa un contador de 3 bits (el cual será analizado más adelante), para ofrecer los bits del código de selección S2, S1 y SO, durante el ciclo de 000 a 111, cuando se apliquen pulsos de reloj. De esta forma, la salida del multiplexor será Xo durante el primer periodo del reloj, X1 durante el segundo periodo, y así sucesivamente. La salida Z es una forma de onda que es una representación serial de los datos de entrada en paralelo. Las formas de onda de la figura corresponden al caso donde X7, X6, X5, X4, X3,

x2,X1, Xo = 10110101.

Este proceso de conversión emplea un total de ocho ciclos de reloj. Observe que Xo (LSB) se transmite primero y X7 (MSB), al final.

dad sin necesitar simplificación. Cuando se usan con este fin, las entradas de selección se comportan como variables lógicas y cada entrada de datos se conecta permanentemente en L T O o BAJO, según se necesite para satisfacer la tabla de verdad. La figura 3.2 ilustra la forma en que un multiplexor de ocho entradas puede usarse para implantar el circuito lógico que cumpla con la tabla de verdad dada. Las variables de entrada A, B y C se conectan a So, Sl y S2 respectivamente, de manera que los niveles en estas entradas determinen qué entrada de datos aparece en la salida 2. De acuerdo con la tabla de verdad, se supone que Z es BAJO cuando C B A es igual a 000. Por tanto, la entrada del multiplexor 10 debe conectarse a BAJO. De igual manera, se supone que Z es BAJ O cuando C B A es igual a 0 11, 100, 101 y 11O; de modo que las entradas 13,14,I5 y I6 deben estar conectadas

Generación de finciones lógicas Los multiplexores se pueden utili- también a BAJO. Los otros grupos de zar para implantar hnciones lógicas condiciones CBA deben -producir que directamente desde una tabla de ver- Z sea igual a 1, de manera que las entradas del multiplexor 11,I2 y I7 se conecten

-

Variables lógicas de entrada

4z

= AEC+iieC

+ ABC

Figura 3.2

permanentemente a ALTO. Es fácil observar que cualquier tabla de verdad de tres variables puede implantarse con este multiplexor de ocho entradas. Este método de implantación a menudo

es más efectivo que el uso de compuertas lógicas separadas. Por ejemplo, si escribimos la expresión de la suma de productos para la tabla de verdad de la figura 3.2 tenemos:

NAND, para hacer un total de dos

CI. Existe un método aún más eficiente para utilizar los multiplexores con el fin de implantar hnciones lógicas. Este método permite al diseñador lógico utilizar un multiplexor con Z = AB'C' + A'BC' + ABC tres entradas de selección (por ejemRecuerde que B' es la negación de plo, el 74HC 15 1)' para implantar una B y C' es la negación de C. Esto no función lógica con cuatro variables. puede simplificarse ni algebraicamente, de manera que su implantaCircuito Zógz'co ción de compuertas requeriría tres generador/checadou de paridad INVERSORES y cuatro compuertas En la figura 3.3 se muestra un cirCódigo correcto. 1

o

1

Impar

O

1

Bit de paridad

Salida 1 lmpar 0- correcta

o 1

Bits datos

o Salida

de

1 Par

o Par

Error en el código lmpar

o Bit de paridad

Salida 1 lmpar 1- error

Bits de datos

Par

Figura 3.3

1

7

)-

-

de ELECTRONICA D I ,"

Impar

Salida 1 Par

O+ correcta

o

1

Código correcto

Salida 2 Impar

Salida 1 Par

O+ correcta 1

Par Bit de paridad

O Código en error

cuito generadodchecador de 5 bits típico. Puede usarse tanto para determinar una paridad par como impar. Cuando se usa como un checador de paridad impar, se aplica un código de 5 bits (4 bits de datos y 1 bit de paridad) a las entradas. Los cuatro bits de datos están en las entradas de la OR exclusiva y se aplica el bit de paridad a la línea de entrada impar. Cuando el número de los 1 en el código de 5 bits es impar, la salida E impar será BAJO, indicando paridad apropiada.

Figura 3.4

Cuando hay un número par de 1, la salida Z impar es ALTO, indicando paridad incorrecta. Similarmente, las revisiones de paridad par se ilustran para condiciones de error y sin error en la figura 3.4. Como se muestra en la figura 3.5, el mismo circuito puede utilizarse como un generador de paridad. Para la paridad impar se aplica un dato de 4 bits a las entradas y la línea impar se mantiene en BAJO, conectándola a tierra (figura 3.5A). Cuando el dato

O

1

Generación de paridad impar

7 -

O

impar

1

C

Código de paridad impar de cinco Bits

Bit de

l

pandad e l i d a 1 Impar 1

Bits de datos

.

O

Generación de paridad par

Salida 1 Impar

Bits datos

+-

Salida 1 Par

lmpar

l

J

Bit de paridad

1 1

1

&digo de oaridad

Figura 3.5

de 4 bits tiene un número par de 1, la salida E impar es ALTO. Esta salida 1 es el bit de paridad impar y se combina con el dato de 4 bits para formar un dato de paridad de 5 bits. De igual modo se produce un bit de paridad O cuando hay un número impar de 1 en el dato de entrada. La figura 3.5B muestra un ejemplo del mismo circuito usado en un sistema de paridad par. Observe que en

este caso, la línea PAR está conectada a tierra. Este circuito lógico básico puede expandirse para acomodar cualquier número de bits de entrada agregando más compuertas OR exclusivas. Otro ejemplo de este tipo de circuito es el 74180. Este dispositivo MSI particular puede usarse para buscar paridad par o impar en un dato de 9 bits (ocho bits de datos y un

Descripción de terminales para los circuitos integrados TTL 74LS28 y 74LS08

Figura 3.6

GND Cuatro compuertas NOR de dos entradas

bit de paridad), o para generar un dato de paridad par o impar de 9 bits. La operación de la tabla de verdad varía un poco de los circuitos básicos más simples recién discutidos, pero el principio es el mismo.

Práctica 1: El flip-flop RS temporizado

Cuatro compuertas AND de dos entradas

das: S, que pone en 1 al flip-flop cuando está presente la señal de reloj; R, que lo pone en O cuando está presente la señal de reloj; y CP, que es la terminal de entrada a los pulsos de reloj. El flip-flop dispone de dos salidas indicadas como X y X', el estado del flip-flop se indica haciendo referencia a que sus salidas X y X' son complementarias entre sí, y ofrecen la ventaja de tener el ahorro de un inversor al tener la salida X'.

Objetivo Comprobar las condiciones de Procedimiento operación del flip-flop RS utilizando l. En la figura 3.6 se muestran los circuitos lógicos STL. diagramas de asignación de terminales para los circuitos 74LS28 y Mate~ales 74LS08; recuerde que son disposi1 circuito integrado 74LS28 tivos tipo T T L y, por lo tanto, re1 circuito integrado 74LS08 quieren de un voltaje de alimenta3 apagadores un polo un tiro ción de 5 voltios de corriente di5 resistores de 220 Ohms a 1/2 watt recta. 1 diodo LED rojo 2. En la figura 3.7 se muestra el dia1 diodo LED verde grama en la tablilla de prototipo 1 tablilla para prototipos para formar un circuito flip-flop Alambre telefónico temporizado. Ensamble el circuito, tenga cuidado al realizar las coneEn esta práctica comprobaremos la xiones para evitar un corto circuito operación de un circuito flip-flop o conexiones equivocadas. temporizado, construido con compuertas NOR y AND. Recordemos 3. Ahora, con el circuito ensamblado, pruebe la operación del mismo. que el flip-flop dispone de tres entra-

Circuito para formar un Fhp-Flap RS temporizado

Figura 3.7 Nota: Todas las resistencias a 220 n

Al positivo de la fuente (+5v)

I

Al negativo de la fuente (-)

Práctica 2: Comprobación del circuito integrado 74LS74A

fuente, esto permite comprobar la entrada D y C P del flip-flop. 2. Ensamble el circuito indicado en la Objetivo figura 3.9 y compruebe cada una Conocer la manera en que se polade las conexiones que realice para riza un circuito integrado que contieevitar algún corto circuito. ne flip-flops tipo D. Funcionamiento MaterZales En los diodos L E D se podrá ob1 circuito integrado 74LS74A servar el estado de salida para X y X'. Ponga a O la entrada D (cerrando el 4 resistores de 220 Ohms 2 diodos L E D apagador D), luego aplique un pulso a la entrada C P mediante el apagador 2 apagadores un polo un tiro 1 tablilla para prototipo Diagrama esquemático para comprobar el Flip-Flop del 74LS74 cable telefónico Procedimiento 1. En la figura 3.8 se muestra el diagrama esquemático de un circuito de prueba, en donde se utiliza un flip-flop tipo D del circuito integrado 74LS74A. Básicamente, las entradas CD' y SD' están fijas al positivo de la

Figura 3.8

1 correspondiente (con el apagador D en O pase a 1 y regrese a O en un segundo); observe que la salida X se vuelve O y la salida X' se hace 1. Después ponga el apagador D en 1 y aplique un pulso con el apagador CP, así, la salida X se hace 1 y la salida X' se hace O. Práctica 3: El 555 como oscilador astable

Nota: Todas las resistencias a 220 0

circuito generador de pulsos de frecuencia ajustable, controlable mediante la acción de un potenciómetro. El circuito se basa en la configuración de un circuito 55 5 como oscilador astable, este circuito será utilizado en prácticas subsecuentes, en donde se necesite de estos pulsos para observar el comportamiento de un circuito. Circuito oscilador con 555 d e frecuencia ajustable

Objetivo

7 .v.

Ensamblar un circuito generador de pulsos.

Materiales 1 circuito integrado 555 1 diodo LED rojo (LD1) 1 tablilla para prototipos 1 potenciómetro lineal a 1 Megohm (Rl) 1 resistencia de lkilohm a 112 Watt (R2) 1 resistencia de 22052 a 112 Watt (R3) 1 capacitor electrolítico de 1pF (Cl) Cable tipo telefónico En esta práctica ensamblaremos un

-

_L

Figura 3.10

Diagrama pictórico del circuito oscilador astable

Figura 3.1 1

R1 Al positivo (+)

Al negativo (-)

Procedimiento 3. Para ensamblar el circuito oscila1. En la figura 3.10 se muestra el diador, guíese en el diagrama de la figrama esquemático para el circuito gura 3.1 1, evite malas conexiones y oscilador ajustable. Observe que revíselo antes de conectar la fuente de alimentación. en la salida del circuito se ha colocado apropiadamente un diodo 4. Una vez ensamblado el circuito, conecte la fuente de poder a 5 volLED, con el cual se puede obsertios y observe qué sucede con el var cómo se comporta la señal de diodo LED. Gire el vástago del salida. potenciómetro para modificar el 2. La frecuencia se controla ajustando valor de resistencia de R1 y así moel potenciómetro R l y el circuito dificar la frecuencia de la señal de 555 se alimenta con 5 voltios posisalida. tivos.

-

Capítulo

4

" A -

A

PROYECTOS

Proyecto 1: Alarma digital

Si se desea que la alarma suene cuando se rompe el vidrio de una caObjetivo sa, entonces de coloca una cinta espeConstruir un circuito de seguridad cial alrededor del vidrio; de tal manecon capacidad para controlar hasta 13 ra que, cuando se rompe el 'cristal, elementos, utilizando circuitos y di- también se troza la cinta, esta ruptugitales combinaciones. ra es utilizada para enviar un dato de activación al circuito digital, a su vez, Materiales el circuito digital activará a la señal 1 tablilla para prototipo sonora, indicando que la seguridad ha Cable telefónico sido violada. Debido al número reduCable número 22 cido de componentes, el costo de la Papel aluminio construcción de este dispositivo es 1 apagador magnético (reed switch) muy bajo, por lo que fácilmente pue1 circuito integrado 74LS 133 de ser implementada para su versión 1 circuito integrado 74LS 14 en un circuito impreso. 1 diodo LED rojo 1 buzzer para 12 voltios Procedimiento 1 SCR C106B o el ECG5414 l . En la figura 4.1 se muestran el cir3 resistencias de 220 Ohms a 112 Watts cuito completo para tablilla de 1 resistencia 1 kilohm a 112 Watts prototipo del circuito de alarma, 1 resistencia 1 kilohm a 112 Watts realice el circuito tal como se indica en la figura. Observe que sólo se han utilizado dos de las entradas de Los circuitos digitales tienen miles la compuerta NAND; es decir, que de aplicaciones, por lo que uno puesólo se disponen de dos elementos de sacar tanto provecho como su de activación. Estos elementos esimaginación pueda. En la presente tán formados por una cinta de papráctica mostramos la manera de pel de aluminio que puede ser construir una alarma sencilla, la cual construida fácilmente recortando se encargará de controlar hasta 13 acuna tira continua, la cual se adhiecesos al mismo tiempo, enviando un re a la superficie del vidrio de la mensaje sonoro cada vez que alguno ventana que se desea proteger. de los accesos es violado.

Circuito de alarma sencilla usando circuitos digitales

2. Cuando la ventana se rompe, la tira también, poniendo la entrada de la compuerta a 1, esto produce impulso que pone en conducción al SCR, haciendo que el buzzer suene. 3 . El otro detector lo forma un apagador magnético, el cual se mantiene cerrado debido al campo magnético producido por un imán cuando éste está cerca; +5v pero cuando el imán se aleja, entonces el apaga: ; 220 n dor magnético se abre, Cinta . ; i . poniendo en 1 a la entrade da de la compuerta y "minio provocando la activación del SCR. Este tipo de apagadores es utilizado para detectar cuando una puerta se abre. 4. El apagador magnético se coloca fijo en algún .

,

i. !,

punto del marco de la puerta, en tanto que el imán se fija sobre la hoja de la misma, tratando de que ambos dispositivos se mantengan uno frente al otro. Cuando la puerta se encuentra cerrada, el apagador magnético está cerrado, cuando la puerta se abre, entonces el imán se aleja del apagador magnético haciendo que este último se Diagrama esquemdtico de la alarma digital

Figura 4.2 j

---J

SCR

abra, provocando la activación de los Al positivo de la fuente (+). circuitos sub\\ \\ secuentes. 5. En la figura 4.2 se muestra el diagrama esquemático para el circuito de la alarma digital, es importante recalcar Al negativo de la fuente (.) que los elementos lógi1 capacitor de 0.001 Microfaradios (C5) cos, como las compuertas, utilizan 1 capacitor de 4.7 Microfaradios (C6) un voltaje positivo de + 5 voltios, 1 circuito integrado 555 en tanto que el SCR se alimenta 5 interruptores push-button miniatura con un voltaje de + 12 voltios. En paralelo al buzzer se ha puesto una normalmente abiertos 1 bocina de 8 Ohm resistencia y un diodo LED, lo que asegura un consumo de corriente Procedimiento continua una vez que el SCR ha siEn esta práctica mostramos la mado puesto en estado de conducnera de construir un pequeño sintetición. zador electrónico, el cual se forma a partir de un circuito integrado 555, Proyecto 2: Piano electrónico en configuración de oscilador astable. Para lograr que el 555 genere difeObjetivo Construir un oscilador astable de rentes tonos, se ha colocado un grupo de cinco capacitores de diferentes varias frecuencias. valores, los cuales son seleccionables oprimiendo el interruptor corresponMateriales diente. Con el ajuste del potencióme1 potenciómetro lineal de 100kQ (RI) 1 resistor de 1 kilohm a 112 Watt (R2) tro R1 se controla el tono de los sonidos. Ensamble el circuito siguiendo 1 capacitor de 0.1 Microfaradios (Cl) 1 capacitor de 0.05 Microfaradios (C2) las indicaciones anteriores, pero to1 capacitor de 0.01 Microfaradios (C3) mando como referencia el diagrama 1 capacitor de 0.005 Microfaradios (C4) que se ilustra en la figura 4.3.

CONTADORES Y CIRCUITOS DE ALMACENAMIENTO DE DATOS

Curso práctico de ELECTRONICA DIGITAL . ,

CONTADORES Y CIRCUITOS DE ALMACENAMIENTO DE DATOS Capítulo 1 :

CIRCUITOS CONTADORES . . , ,., . . . , , ,, , , , . , . ,., , . , 47

Capítulo 2:

CIRCUITOS DE ALMACENAMIENTQ RE DATOS , . . . . ,, . . . . , . 58 a

Capítulo 3: Capítulo 4:

PROYECTO

u,,,,.,,..

.

. . . . S

,.,..,,, , . a . .

. . , , . , m

,,, *

6 . .

,,,74

En esta sección se estudian los contadores síncronos y asíncronos, binarios y decimales. También se detallan los registros de almacenamiento de datos, dando mayor importancia a los registros de desplazamiento que serán utilizados en proyectos futuros, Como práctica se propone el armado de circuitos sincrónicos para que pueda corroborar las unidades de cuenta, En el capítulo 4 se detalla el funcionamiento y armado de un frecuencímetro digital, proyecto diseñado por Guillermo H. Gnecco y adaptado por Federico Prado.

CIRCUITOS CONTADORES

sí y que, generalmente, no ocurren simultáneamente. U n contador asíncrono es aquel circuito en el cual los flip-flops dentro del contador no cambian de estado exactamente al mismo tiempo, ya que no tienen un pulso de reloj común.

INTRODUCCION

En muchos procedimientos de la vida cotidiana es necesario realizar conteos; por ejemplo, contamos las horas del día, el número de personas que forman un grupo, hasta la cantidad de alimentos que comemos diaContador binario asínmono riamente. Los sistemas digitales, así de 2 bits como muchas otras herramientas que Como primera parte del estudio de utiliza el hombre, tienen la función de facilitar nuestras actividades, una los contadores, analizaremos un cirde éstas, es precisamente la de contar. cuito contador de 2 bits que, más Los circuitos contadores se en- adelante, podrá ser ampliado a la cancuentran, tanto en una máquina de tidad de bits que se desee. En la figuescribir eléctrica (donde se encargan ra l. 1 se muestra el diagrama del conde controlar la posición de la cabeza tador binario de 2 bits configurado de escritura); como en un velocíme- para trabajar en modo asíncrono. tro que cuenta el número de metros Observe que la señal de reloj está coque avanza un automóvil; o en un reloj (donde cuenta Contador binario asíncrono el número de segundos, Secuencia de conteo del circuito minutos, horas, días y meses que transcurren).

Contadores asínmonos El término asíncrono se refiriere a un conjunto de eventos que no tienen una relación temporal fija entre

RELOJ

-nnnn (Señal de reloj)

1

B

Figura 1.1

urso práctico de ELECTRONICA D I G I T A L

gura 1.2). Observe cómo tras recibir los pulsos de reloj, cambia el estado de las salidas del flip-flop ya que ambos están conectados para operación oscilante (al poner sus entradas J y K en 1). Veamos cómo se comporta el circuito ante la presencia de cada pulEl flip-flop A cambia de estado en so de reloj: el flanco de subida -positiva de cada Al presentarse el primer pulso de Epulso de reloj, mientras que el flip- loj, ambos &-flops se encuentran en O. flop B sólo cambia al disparársele por La transición de subida en el flip-flop A, una transición de subida positiva de la lo obliga a cambiar de XA en O a X A en salida de X' del flip-flop A. Debido al tiempo de retardo de 1, y de X P A en 1 a X'A en O. Durante el segundo pulso de reloj, se propagación inherente a través de un flip-flop, una transición del pulso de obliga a cambiar al$$-flop A de XA en cronómetro de entrada y una transi- 1 a XA en O, pero recordemos que la terción de la salida X' del flip-flop A, minalXPAestá conectada a la entrada de nunca pueden ocurrir exactamente al mismo tiempo. Por consiguiente, los reloj del f l i p - - p B, y que durante el sedos flip-flops no se disparan nunca si- gundo pulso de reloj pasa de O a l . Esta multáneamente, entonces podemos tmnsición la recibe eljZip-flop B como sedecir que la operación es asíncrona. i i d de reloj, por lo que cambia de X B en Si a este contador asíncrono, se O a X B en l . aplican los pulsos de reloj a la entraEn el tercer pulso de reloj, nuevada C P del flip-flop A y observamos la mente el &-flop A cambia durante la salida X de cada Fip-flop, veremos transición,y pasa del estado O al estado 1, que se genera una serie de pulsos (fipor lo que los dos M-flops se en-

nectada a la entrada del cronómetro (CP) del primer flip-flop (A).Al segundo flip-flop (B), lo dispara su misma salida X' (X' es X negada).

Diagrama de tiempos para el contador de 2 Bits

Figura 1.2

cuentran en estado l . A l llegar el cuarto pulso de reloj, el M-flop A conmuta de nuevo de 1 a O, pero la variación de la terminal X'A de O a 1 obliga [email protected] a cambiar a su vez de 1 a O. Note que en el diagrama de tiempos de la figura 1.2, se ilustran las formas de onda y las salidas X A y XB de manera sincronizada con los pulsos de

reloj, indicando las vaContador binario de 3 Bits Figura 1.3 riaciones que sufren 'Jcc dichas salidas a. cada momento. Aunque en el diagrama parece que las transiciones se Señal de reloj suceden de manera de ehtrada instantánea, en realidad hay un pequeño retraso entre el flanco de subida de la señal de reloj y el cambio que se provoca cesitan 7 pulsos de reloj para compleen el flip-flop B. El efecto total de la tar la secuencia entera del contador operación en el circuito lo podemos iniciando en 000, hasta que alcanza entender como el conteo desde el nú- de nuevo el mismo valor. mero binario O hasta el 3, siendo la A los contadores asíncronos se les terminal de salida A el bit menos sig- denomina comúnmente contadores nificativo y la terminal de salida B el de rizo, porque cuando se aplica un bit más importante, tal como se indi- pulso de reloj en la terminal de entraca en la tabla de la figura l. l. da correspondiente, el primer flipEl circuito cuenta realmente los flop reaciiona al flanco de subida, peprimeros tres pulsos de reloj, al llegar ro esta variación no afecta de manera el cuarto, los flip-flops reinician a su instantánea al segundo flip-flop de la estado de O. serie que forma al contador; esto es debido al retraso en la propagación Contador binarz'o de 3 bits del pulso a través del primer flip-flop. E n la figura 1.3 se muestra el diaEl mismo efecto se produce entre grama esquemático y la tabla con la el segundo flip-flop y el tercero, siensecuencia de conteo para un contador do más acentuado desde el primero al binario de 3 bits, la operación básica cuarto, al quinto o al último de la sedel circuito es aproximadamente rie. Mientras mayor sea el número de igual a la del circuito analizado ante- flip-flops utilizados, mayor será el re. riormente, excepto Diagrama de tiempos para el contador de 3 Bits que, debido a sus tres Figura 1.4 flip-flops, tiene ocho estados. En la figura 1.4 se muestra el diagrama de tiempos para la operación de este circuito. Note que se ne-

Curso -- - - práctico de ELECTRONICA D I G I T A L

traso que se produzca durante la cuenta debido al retardo en la propagación de la señal a través del circuito. Los contadores que hemos analizado hasta el momento, siguen una secuencia de conteo binaria, es decir, que la cuenta aumenta hasta que todos los flip-flops del circuito alcanzan el valor de 1, así, con un circuito de 4 flip-flops se podrá contar hasta el número 15, con 5 flip-flops, se puede contar hasta el número 3 1, y así consecutivamente. Pero si se desea que el circuito cuente de O a 9 de manera decimal, entonces debe utilizar un circuito contador con 4 flip-flops más una compuerta de reinicio para el momento en que se llegue al número 9. En la figura 1.5 se muestra el circuito que corresponde a un contador decimal; a este tipo de circuitos se les conoce con el nombre de contadores de década. Observe que en este circuito se utilizan las salidas X de los flip-flops para a c t i ~ar la entrada de reloj de cada uno de los flip-flops siguientes; esto se compensa debido a que la entrada CP' se activa con el

flanco posterior de cada pulso de reloj. Observe que cada flip-flop cuenta con una entrada adicional llamada RST, la cual se activa en estado BAJO y permanece inactiva en estado ALT O ; entonces, cuando se presenta un 1 en los flip-flops A y D, es porque el circuito ha alcanzado el valor de 9 decimal. Entonces, como se desea que al siguiente pulso de reloj el contador regrese a 0000, se coloca una compuerta NAND en las salidas B y D; de modo que al pasar de 1001 (9) a 1010 (10) se da una orden Reset, y para fines prácticos es como si pasara directamente de 1001 a 0000.

El contador binario 74LS93A El circuito integrado 74LS93A es la versión comercial de un contador asíncrono de 4 bits (figura 1.6). Como se puede ver en el diagrama esquemático equivalente, este dispositivo consiste en un flip-flop y un contador asíncrono de 3 bits. Este arreglo le agrega flexibilidad en su uso; por ejemplo, puede usarse como un divisor entre dos si sólo se usa el flipflop, o puede ser utilizado como un contador de O a 7 binario, si únicaFigura 1.5

Circuito contador de década

T

T

vcc

"cc

7

i

7

"cc

I

Compuerta de reinicio

"cc

I

......................................

RST

........................

r--

N" '.

Señal de entrada

A

A

A

B

A

c

Figura 1.6 Descripción del circuito integrado 74LS93 14

cpo

Diagrama lógico equivalente

Simbolo [email protected]

74LS93

1

1

1

,2

9

8

1

NC = PIN 4.6, 7. 13

11

74LS93

NC- sm conexión

O= =

Número de PIN Vcc PIN 5 GND = PIN 10

mente se utiliza la sección de contador de 3 bits. Adicionalmente, el circuito puede emplearse como un contador de O a 15 binario.

CONTADORES SÍNCRONOS

todos los flip-flops, debe utilizarse algún medio para controlar cuando un flip-flop se dispare o permanezca inalterado por un pulso de reloj. Esto se logra haciendo uso de las entradas

J Y K-

En la figura 1.7 se muestra un Temporizados ejemplo de un contador paralelo, si comparamos la configuración de este Uno de los principales problemas a circuito con la de su equivalente asínque nos enfreritamos al utilizar con- crono de la figura 9.5, notaremos las tadores asíncronos de rizo, son los re- siguientes diferencias: trasos acumulados en la propagación Las entradas CP' de todos los JZipde las señales a través de los flipflops, lo cual significa que no todos flops están conectadas entre S( de modo los flip-flops cambian de estado al que la señal de entmda de reloj se aplica mismo tiempo cuando se presentan simultáneamente a todos los Jlip-flops. Sólo el&-flp A, que es el bit menos los pulsos de reloj. Estas limitaciones pueden supe- signzficativo, tiene entradas J y K que e s t h rarse fácilmente con el uso de conta- fijas a Vcc, es decic en el nivd ALTO, dores síncronos o paralelos, en donde Las entradas J y K de 10s demdsf2;Ptodos los flip-flops se disparán en for- flops son excitadas por aZguna combinama simultánea, es decir, en paralelo ción en las salidas de los propios @-flops. por medio de los pulsos de reloj. Ya El contador síncrono requiere de más que los pulsoslde entrada se aplican a circuitería que u n contador asíncrono.

El principio básico de operación del contador síncrono es el siguiente: las entradas J y K de los flip-flops están conectadas de forma tal que, sólo aquellos flip-flops que se supone cambiarán de estado en una determinado flanco de bajada de reloj, tendrán J y K en 1 cuando se presente dicha transición. A continuación examinamos este principio para cada uno de los flipflops con la ayuda de la tabla de verdad 1.1. Esta secuencia de conteo muestra que el flip-flop A tiene que cambiar de estado con cada flanco de bajada. Por esta razón, sus entradas J y K permanecen siempre en ALSO para que el flip-flop cambie de estado cada vez que se presente un flanco de bajada en la señal de reloj. La tabla de verdad del contador señala que el flip-flop B tiene que cambiar de estado con cada flanco de bajada mientras el flip-flop A está en 1. Por ejemplo, cuando el conteo es 0001, el siguiente flanco de bajada tiene que cambiar al circuito B hacia el estado 1; cuando el conteo es 001 1, el siguiente flanco de bajada tiene que cambiar al circuito B hacia el estado O; y así sucesivamente. Esta operación se logra conectando la salida del circuito A con las entradas J y K del flip-flop B; con ello J y K serán 1 sólo cuando el circuito A esté en 1. La secuencia de conteo indica que el flip-flop C tiene que cambiar de estado con cada flanco de bajada que ocurre cuando los circuitos A y B están en 1. Por ejemplo, cuando el con-

de 4 guiente flanco de contador paralelo Bits bajada tiene que cambiar el estado del circuito C a 1; cuando el conteo es 01 11, el siguiente flanco de bajada tiene que cambiar el estado del circuito C a O; y así sucesivamente. Esta operación está garantizada si se conecta la señal AB a las entradas J y K del flip-flop C. Tabla 1.1 De manera similar, se observa que el flip-flop D tiene que cambiar de estado con cada flanco de bajada que ocurre mientras los circuitos A, B y C están en 1. Cuando el conteo es 01 11, el siguiente flanco de bajada tiene que cambiar al circuito D hacia el estado 1; cuando el conteo es 1111, el siguiente flanco de bajada cambiará hacia el estado O. Esto se logra conectando la salida ABC a las entradas J y K del flip-flop D. El tiempo total de respuesta de un contador síncrono como el de la figura 1.7 es igual al tiempo que le toma a uno de los flipflops cambiar de estado más el tiempo necesario para que los nuevos niveles lógicos se propaguen a través de una sola compuerta AND y alcancen las entradas J y K. Esto es:

L

Retraso total = tiempo de retardo delpip-pop + tiempo de retardo de la AND

Contador binario de 4 Bits en el paralelo

al siguiente flip-flop del contador. U n contador paralelo descendente puede construirse en forma semejante, es decir, utilizando las salidas invertidas del flip-flop para excitar las siguientes entradas J y K. Por ejemplo, el contador paralelo ascendente de la figura 9.8 se puede convertir en un contador descendente conectando las salidas A', B' y C ' en lugar de A, B y C, respectivamente. El contador realizará la siguiente secuencia cuando se apliquen los piilsos de entrada (tabla 1.2). Para formar un contador paralelo ascendente/descendente se utilizan las entradas de conteo ascendente y conteo descendente para controlar si las salidas normales o las salidas invertidas del flip-flop, alimentan a las entradas J y K de los siguientes flipflop. El contador de la figura 1.8 es un contador ascendente/descendente de tres bits que contará de 000 hasta 111 cuando la entrada de control conteo ascendente sea 1 y de 111 has-

Figura 1.7

L +

Señal de reloj de entrada

Este retraso total es el mismo sin importar cuántos flip-flops estén conectados en el contador síncrono. En comparación con un contador asíncrono con el mismo número de circuitos flip-flop, en un contador sínci-ono, dicho retraso, generalmente será mucho menor. Ello se debe en parte a que el contador síncrono tiene una circuitería más compleja que el asíncrono. Abundantes ejemplos de contadores síncronos de circuito integrado, 10s encontramos en las familias lógicas CMOS y TTL, algunos de los más comunes son el 74LS160/162 y el 74HC l6O/l62; contadores síncronos de décadas 74LS161/163 ó 74HC 16VI63 y contadores síncronos de 4 bits.

CONTADORES SINCRONOS ASCENDENTES Y DESCENDENTES U n contador de rizo puede contar hacia abajo utilizando las salidas invertidas de cada flip-flop para excitar

Tabla 1.2

Reinicio de la cuenta

1

Secuencia de conteo para el contador descendente

1

rso práctico "-

flops, de modo que el contador cuenta haConteo ascendente cia arriba cuando se Conteo descendente apliquen los pulsos. La acción opuesta se lleva a cabo cuando la línea de conteo asT I cendente es igual a O y la de conteo descendente es igual a 1. (A y B dejaron pasar las entradas J y K). 1 Los circuitos intee grados 74LS190 y m Figura 1.8 Señal de reloj 74HC190 son dos de los muchos contadota 000, cuando la entrada de conteo res síncronos ascendenteddescendentes. descendente sea 1. Un 1 lógico en la línea de conteo ascendente y un O en la de conteo CONTADORES PREINICIABLES descendente, habilita las compuertas Muchos contadores síncronos (paAND 1 y 2, y deshabilita las compuertas AND 3 y 4. Esto permite que ralelos) que están disponibles en cirlas salidas A y B se dirijan hacia las cuitos integrados, están diseñados paentradas J y K de los siguientes flip- ra ser prefijables; en otras -palabras, se puede fijar cualquier Circuito contador síncrono prelijable con preestablecimientoasincrono valor inicial de conteo, ya sea en forma Figura 1.9 asíncrona (independientemente de la señal de reloj), o síncrona (durante la transición activa de la señal de reloj). Esta operación de prefijado también se conoce como carga del conRELOJ tador. La figura 1.9 CARGA muestra el circuito lógico correspon-

I

Circuito contador paralelo ascendentddescendente v

.

1 0

-

Fascículo 7. CONTADORES Y CIRCUITOS

diente a un contador con preestablecimiento ascendente de tres bits. Las entradas J, K y CP están cableadas de modo que la operación de conteo sea ascendente. Las entradas asíncronas CARGA y RESET se cablean de modo que se pueda llevar a cabo el preestablecimiento en forma asíncrona. El contador se carga con el conteo deseado en cualquier instante mediante los siguientes pasos:

1. Se aplica el valor inicial deseado en las entradas paralelas P2, P1 y PO. 2. Se aplica u n pulso BAJO en la entrada CARGA. Este procedimiento realizará una transferencia asíncrona de los niveles P2, P y Po hacia los flip-flops X2, X1 y Xo, respectivamente. Dicha transferencia ocurre en forma independiente de las entradas J, K y CP. El efecto de la entrada C P será deshabilitado siempre y cuando la entrada CARGA se encuentre en su estado activo en BAJO, pero cada flipflop tendrá una de sus entradas asíncronas activas mientras la entrada CARGA' sea igual a 0. ' Una vez que CARGA regrese al estado ALTO, los flip-flops responderán a sus entradas C P y continuarán con la operación de conteo ascendente, comenzando desde el valor inicial cargado en el contador. Por ejemplo, cuando P2 sea 1, P1

las. Si están presentes los pulsos de reloj, el contador llevará a cabo la operación de conteo de manera normal. Ahora digamos que CARGA' cambia a estado BAJO cuando el estado del contador es 010 (X2 = O, X1 = 1 y

QO= 0). El estado BAJO en CARGA' produce el mismo estado BAJO en las entradas RESET de X1 y CARGA de

X2 y X0, de tal forma que el estado del contador cambiará en 101 sin importar lo que suceda en la entrada CP. La cuenta se mantendrá en 101 hasta que CARGA' sea desactivada (regrese a ALTO); en ese momento el contador continuará contando en forma ascendente los pulsos de reloj a partir del conteo 101. El preestablecimiento asíncrono se emplea en varios contadores de tipo comercial, tales como los 74190, 74191, 74192 y 74193 de la familia

TTL .

Preestablecimiento sínmono Muchos contadores síncronos paralelos de circuitos integrados, emplean el preestablecimiento síncrono, por lo que el contador es prefijado durante la misma transición activa de la señal de reloj que se emplea para el conteo. El nivel lógico aplicado en la entrada CARGA' determina si la transición activa del reloj será la que preestablezca el contador o si ésta será contada, como sucede durante el sea 0, PO esté en 1 y CARGA' está en modo normal de operación. Ejemplos de circuitos contadores estado ALTO, estos datos no tendrán ningún efecto en las entradas parale- que incluyen preestablecimiento sín-

Figura 1.10 v

Contador ascendente descendente 3

1

-

1 MR

/

-

CPu CPD.

-

Entrada de reloj para cotlteo descendente (translcidn ascendente actvai

h,R

A

Conteo ascei-idente

Entrada de datos en paralelo asincrona jactwa en

P:-P:

Modo

TCo

'

Entrada de carga en paraldc asincrona (activa en bajo)

PL

Q,-Q.

A

Enlrrda del resfablec~nrenfomaestro aslncrono (activo en alto)

-

-

I B

Entrada de reloj para conteo ascendente (transic~onascendeiiie nctwa)

CPh

/

1

i

1

1

-.---

Descrlpclon

abreviados TCu

.

TCu

-

-.

Salda de

- -

Salda del rprestam) (activa en BAJO) Salida del conteo descondonte tlnal (acarreo) (activa en BAJO)

Conteo descendente

crono son los TTL 74160, 74161, 74162 y 74163. La figura 1.10 muestra el símbolo lógico y la descripción de entrada y salida del contador 74193. Este contador puede describirse como un contador ascendente/descendente prefijable de "rits, con conteo síncrono, prefijable asíncrono y RESET maestro asíncrono.

CIRCUITO CONTADOR DECIMAL Hasta ahora hemos descrito diferentes circuitos para el conteo de números binarios, pero para muchas aplicaciones es necesario utilizar contadores decimales. En esta sección mostramos la manera de interconectar varios circuitos contadores BCD. Los contadores BCD se utilizan siempre que se vayan a contar pulsos

y los resultados se exhiban en forma decimal. U n sólo contador BCD puede contar de O al 9 y luego regresar a O. Para contar números decimales mayores, podemos conectar los contadores BCD en forma de cascada, como se ilustra en la figura 1.11. Esta configuración opera como sigue: 1. En principio, todos los contadores son iniciados en el estado O. As( la exhibición decimal es 000. 2. Cuando llegan los pulsos de entrada, el contador BCD avanza un conteo por pulso. Después de que han ocuwido nueve pulsos, los contadores BCD de centenasy decenas siguen todavía en cero y el contador de unidades esti en 9 (1 001 binnrio). De este modo, la exhibición decimal se lee 009. 3. En el décimo pulso de entrada el comador de las unidades se recicla a cero, ocasionando qzte la salida del flip-flop D vaya de 1 a O. Esta transición 1 a O ac-

Figura 1.11 Circuito contador BCD Unidades

Decenas

Centenas

CONTADOR BCD D

C

B

CP A

_nsuul_

I1

Decodificador a 7 segmentos gfedcba

Display de 7 segmentos

I

Señal de reloj (pulsos de cuenta) Decodihcador a 7 segmentos

Decodificador a 7 segmentos

gfedcba

Display de 7 segmentos

túa como la entrada de reloj para el contador de las decenasy ocasiona que avance u n conteo. As< después de 10 pulsos de entrada, la lectura decimal es 010. 4. Cuando ocurren otros pulsos adicionales, el contador avanza un conteo por pulso y cada vez que el contador de unidades se recicla a cero, el contador de las decenas avanza un conteo. De este modo, después de que han ocurvido 99 pulsos de entrada, el contador de las decenas está en 9, al i p a l que el de las unidades. As< la lectura decimal es 099. J. En el pulso 100 de entrada, el contador de las unidades se recicla a cero, que a su vez ocasiona que el contador de las decenas se recicle a cero. As4 la salida del &-flap D del contador de las decenas realiza una transición de 1 a O que actzia como entrada de reloj para el contador de las centenas y ocasiona que avance 21n conteo. As< después de 100 pulsos la lec-

Display de 7 segmentos

tura decimal es 1OO. 6. Este proceso continúa hasta 999 pulsos. En el pulso 1000, todos los contadores se reinician a cero. Esta configuración puede ampliarse a cualquier número de dígitos decimales que se quiera, simplemente agregando más etapas. Por ejemplo, para contar hasta 999,999 se necesitarán seis contadores B C D , decodificadores y displays asociados. E n términos generales, por tanto, necesitamos u n contador B C D por cada dígito decimal. Los contadores B C D que se usan e n la figura 1.1 1 , podrían ser circuitos 74293 alambrados c o m o contadores decimales, o bien podrían ser contadores como el 7490 o él 74192 conectados internamente c o m o contadores BCD.

DE DATOS

CIRCUITOS SECUENCIALES TEMPORIZADOS U n circuito secuencia1 temporizado consiste en un grupo de flip-flops y compuertas combinacionales conectadas para formar un camino de retroalimentación. Los flip-flops son esenciales porque, en su ausencia, el circuito se reduce a un circuito puramente combinacional (siempre y cuando no haya un camino de retroalimentación).

Registros. Un registro es un grapo de celdas de almacenamiento binario capaz de retener infomación binaria. U n grupo de flip-fips constituye un registro, ya que cada flip-flop es una celda binaria que acumula un bit de infomación. U n registro de "n" bits tiene un grupo de "n" flip-flops y tiene capacidad de acumular cualquier información binaria que acumule "n" bits. Además de los flip-flops, un registro puede tener compuertas combinacionales que ejecutan ciertas tareas de procesamiento de datos. En su definición más general, un registro consiste en un grupo de flipflops y compuertas que afectan su transición. El flip-flop retiene información binaria y las compuertas controlan cuándo y cómo se transfiere la nueva información al registro.

Circuitos MSI U n circuito MSI (Mediana Escala de Integración) que tiene celdas de almacenamiento dentro de él, es por definición un circuito secuencial. Los circuitos MSI que incluyen flip-flops u otras celdas de almacenamiento se clasifican comúnmente por la función Contadores. Podemos considerar que que ellas realizan. Estos circuitos MSI se clasifican en un contador es esencialmente un registro que pasa por una secuencia predetermitres categorías:

nada de estados después de la aplicación de pulsos de entrada. Las compuertas en un contador se conectan de tal manera que se produce una secuencia preestablecida de estados binarios en el registro. Aunque los contadores son un tipo especial de registro, es común diferenciarlos dándoles un nombre especial "memorias de acceso aleatorio". Memoria. Una unidad de memoria es una colección de celdas de almacenamiento junto con los circuitos asociados necesarios para trangerir la infamación de entrada y salida. Una memoria de acceso aleatorio (RAM), difiere de una memoria de sólo lectura (ROM). Por ejemplo, una memoria RAM puede transferir la información acumulada hacia fuera (lectura) y también es capaz de recibir nueva información para almacenamiento (escritura). U n nombre más adecuado para tal memoria podría ser memoria de lectura y escritura, mientras que la memoria de tipo ROM únicamente es capaz de transferir información para su interpretación o lectura. Circaitos de registro Varios tipos de registros están disponibles en circuitos MSI. El circuito más simple es aquél que consiste en flip-flops sin ninguna compuerta externa. La figura 2.1

'1-I

muestra la estructura de un circuito de registro, construido con cuatro flip-flops tipo D y un pulso de reloj común de entrada. El pulso de reloj de entrada, CP, habilita todos los flip-flops, de manera que la información disponible al presente en las cuatro entradas pueda ser transferida al registro de 4 bits. Las cuatro salidas pueden ser leídas para obtener la información acumulada en el registro. La forma en que los flip-flops de un registro se disparan es de suma importancia. Si los flip-flops se construyen con compuertas Latch tipo D, la información presente en la entrada D se transfiere a la salida X cuando la entrada de reloj (CP) cambia a l . Cuando CP cambia cero, la información que estaba presente en la entrada de datos, justamente antes de la transición, es retenida en la salida X. En otras palabras, los flip-flops son sensibles a la duración del pulso y el registro se habilita durante el tiempo que la entrada C P está en l. U n registro que responde a la duración del pulso se llama comúnmente compuerta retenedora (gated latch), y la Figura 2.1

Registro de 4 Bits l3

T

l2

T

T

l1

Señal

v

Dato de entrada

D

CP

CP

3

2

X

X

4

A

4

As

A2

A1

Dato de salida

ráctico de ELECTRONICA D l G l T A L

entrada C P se marca con la variable G (en vez de CP). Las compuertas retenedoras son útiles para almacenamiento temporal de la información binaria que se va a transferir a un destino externo y no se deben usar en el diseño de circuitos secuenciales que tienen conexiones de retroalimentación. U n flip-flop puede ser usado en el diseño de circuitos secuenciales temporizados siempre y cuando sean sensibles a la transición del pulso en vez de la duración del pulso. Esto significa que los flip-flops en el registro deben ser del tipo de disparo por flanco. Normalmente, no es posible distinguir en un diagrama lógico cuando un flip-flop es un Latch de compuerta, o si se dispara por flanco o si es maestro/esclavo, porque los símbolos gráficos de las tres son iguales, la distinción debe hacerse a partir del nombre dado a la unidad. U n grupo de flip-flops sensibles a la duración de pulso se llaman por lo general un Latch (retenedor), mientras que un grupo de flip-flops sensibles a la transición de pulso se llaman un registro. U n registro puede ser siempre reemplazado por un Latch, si el reemplazo se hace con cuidado con el fin de asegurarse que las salidas del Latch nunca vayan a otras entrada8 de flip-flops que estén activadas con el mismo pulso de reloj común. En las explicaciones subsiguientes, se asumirá siempre que cualquier grupo de flip-flops dibujados constituye un registro y que todos los flipflops son del tipo de disparo por flan-

co o maestro/esclavo. Si el registro es sensible a la duración del pulso, será considerado como un Latch (retenedor).

Registro con carga en paralelo A la transferencia de nueva información a un registro se llama carga del registro. Si todos los bits del registro se cargan simultáneamente con un sólo pulso de reloj, se dice que la carga se hace en paralelo. U n pulso aplicado a la entrada CP del registro de la figura 2.1 cargará a las cuatro entradas en paralelo. En esta configuración, el pulso de reloj debe aislarse de la terminal CP, si el contenido del registro se debe dejar sin cambio. En otras palabras, la entrada CP actúa como una señal de habilitación, la cual controla la carga de la nueva información al registro. Cuando C P va a 1, la información de entrada se carga al registro. Si CP permanece en O, el contenido del registro no cambia. Nótese que el cambio de estado en la entrada ocurre en el flanco positivo del pulso. Si el flip-flop cambia de estado en el flanco negativo, habrá un pequeño círculo debajo del símbolo de triángulo en la entrada C P del flip-flop.

Generador de pulsos de reloj maestro La mayoría de los sistemas digitales tienen un generador de pulsos de reloj maestro que suministra un tren de pulsos de reloj. Todos los pulsos de reloj se aplican a todos los flipflops y registros en el sistema. El ge-

nerador de pulsos de reloj maestro actúa como una bomba que suministra un ritmo a todas las partes del sistema. Una señal de control separada decide entonces que pulso de reloj específico tendrá un efecto en un registro particular. En tal sistema, los pulsos de reloj deben ser, junto con la señal de control, aplicados a una compuerta AND para que la salida de esta última se aplique al terminal C P del registro. Cuando la señal de control es O, la salida de la compuerta AND será O y la información almacenada en el registro permanecerá sin cambiar. Solamente cuando la señal de control es un 1, el pulso de reloj pasará por la compuerta AND y llegará al terminal CP para que la nueva información se cargue al registro. Tal variable de control se llama terminal de control de carga. El colocar una compuerta AND en el camino de los pulsos de reloj significa que la lógica se ejecuta con pulsos de reloj. El agregar compuertas lógicas p r o d u ~ eretardos de propagación entre el generador del pulso maestro y las entradas de reloj de los flip-flops. Para sincronizar completamente un sistema, es necesario asegurarse que todos los pulsos de reloj lleguen al mismo tiempo a todas las entradas de todos los flip-flops, de tal manera que todas cambien simultáneamente. Al utilizar el circuito lógico con pulsos de reloj se introducen demoras variables que pueden sacar al sistema de sincronismo. Por esta razón, es aconsejable (pero no necesario siem-

Registro de cuatro Bits con carga en el paralelo, utilizando FLIP-FLOPStipo "RS"

RESET

(borrado)

Figura 2.2

pre y cuando la demora no se tenga en cuenta), aplicar pulsos de reloj directamente a todos los flip-flops j 7 controlar la operación del registro con otras entradas, tales como las entradas S y R de un flip-flop RS.

Funcionamiento de un R e g i s ~ ode 4 bits con carga en paralelo U n registro de 4 bits con terminal de control de carga ubicada en la base del flip-flops RS, se muestra en la figura 2.2. La terminal C P del registro recibe pulsos sincronizados continuos, los cuales se aplican a todos los flip-flops. El inversor en el camino de C P causa que todos los flip-flops se disparen por el flanco negativo de los pulsos entrantes. El propósito del inversor es reducir la carga del genera-

Circuito lógico para un registro con carga en paralelo, utilizando FLIP-FLOPS tipo "D" Carga

'1

j-p-

RESET (borrado)

rie de compuertas AND, llega a las terminales R y S de cada flip-flop. Aunque los pulsos de reloj están presentes continuamente, en la terminal de carga se controla la operación del registro. Las dos compuertas AND y el inversor asociado con cada terminal 1 determinan los valores de R y S. Si la terminal de carga es O, tanto R como S son 0, y no ocurrirá cambio de estado con ningún pulso de reloj. Así, la señal de la terminal de carga es una variable de control que puede prevenir cualquier cambio de información en el registro, siempre que esté su señal en O. Cuando el control de carga vaya a l , las entradas I1 hasta I4 especi-

Figura 2.3

dor de pulsos maestros. Esto es debido a que la terminal C P se conecta solamente a una compuerta (el inversor), en lugar de las entradas de las cuatro compuertas, que se hubieran podido necesitar si las conexiones se ficarán qué información binaria se hubieran hecho directamente a las carga al registro en el siguiente pulso terminales de reloj de los flip-flops. de reloj. Para cada entrada 1 que sea La terminal clear o de puesta a O va igual a 1, las entradas del flip-flop coa una terminal especial en cada flip- rrespondientes son S en l y R en O. flop a través de una compuerta sepa- Para cada entrada 1 que sea igual a O, radora no inversora. Cuando este ter- las entradas de los flip-flops corresminal va a O, el flip-flop se borra sin- pondientes son S en O y R en 1. Así, crónicamente. La entrada de puesta a el valor de la entrada se transfiere al O se usa para llevar el registro a O an- registro; si la terminal de carga es 1, tes de la operación en cadena. La en- la terminal de borrado es 1, y el pultrada de puesta a O debe mantenerse so de reloj pasa de 1 a O. Este tipo de transferencia se llama en 1 durante las operaciones normade carga en paralelo porque todos los les temporizadas. La terminal de carga pasa a través bits se cargan simultáneamente. Si la de una compuerta separadora (para compuerta separadora asociada con la reducir la carga) y, a través de una se- entrada de carga se cambia a una

compuerta inversor, entonces el registro se carga cuando la terminal de carga es O y se inhibe cuando es 1. U n registro con carga paralela puede ser construido con flip-flops D (figura 2.3). Cuando la terminal de carga es 1, las entradas 1 se transfieren al registro en el pulso siguiente de reloj. Cuando la terminal de carga es O, las entradas del circuito se inhiben y los flip-flops D se cargan con su valor presente, manteniendo así el contenido del registro. La conexión de retroalimentación en cada flipflop es necesaria cuando se usa del tipo D, ya que el flip-flop tipo D no tiene una condición de entrada de "no cambio". La entrada D determina el siguiente estado de la salida con cada pulso de reloj. Para dejar la salida sin cambiar, es necesario hacer la entrada D igual a la salida presente X en cada flip-flop.

los flip-flops reciben un pulso de reloj común, el cual causa el desplazamiento de un estado al siguiente. El registro de desplazamiento más sencillo es aquél que usa solamente flip-flops (figura 2.4). La salida X de un flip-flop dado se conecta a la entrada D del flip-flop a la derecha. Cada pulso de reloj desplaza el contenido del registro 1 bit en posición a la derecha. La entrada serial determina que va en el flip-flop de la extrema izquierda durante el desplazan~iento. La salida serial se toma de la salida del flip-flop de la extrema derecha después de la aplicación de un pulso. Aunque este registro desplace su contenido a la derecha, invirtiendo el orden de los flip-flops, observar que el registro desplaza su contenido de derecha a la izquierda. Así un registro de desplazamiento unidireccional puede funcionar como un registro de desplazamiento a la derecha o a la izquierda, dependiendo de la forma de conexión. Ahora bien, el registro desplaza un REGISTROS DE contenido con cada pulso de reloj duDESPLAZAMIENTO rante el flanco negativo del pulso de transición (esto es indicado por el peU n registro capaz de desplazar su queño círculo asociado con la entrada información binaria hacia la izquier- de reloj en todos los flip-flops). Si se da o hacia la derecha, se llama regis- requiere controlar el desplazamiento tro de desplazamiento. La configuración lógica de un Registro de desplazamiento serie, utilizando FLIP-FLOPS D registro de desplazamiento D X-D X-D X-D X--0 consiste en una cadena de Entrada Salida --c> CP F> CP > CP serie serie --a> CP flip-flops conectados en (SI) 60) cascada, con la salida de un Señal de flip-flop conectado a la en- reloj 1 Figura 2.4 e trada del siguiente. Todos

-

de tal manera que ocurra Sistema para la transferencia d e Bits entre registros solamente con ciertos pulsos pero no con otros, se l Registro de Registro de debe controlar la terminal B - ---+ p ;ae;no tA ". desplazamiento CP del registro. Las operaciones de desplazamienSO = Salida serie to pueden ser controladas SI = Entrada serie Control de Interconexióndel circuito a través de las entradas D desplazamiento Figura 2.5 de los flip-flops en vez de a través de la terminal CP; vés de su salida serial y se pierde a no o bien, se puede controlar el despla- ser que se desplace a un tercer regiszamiento por medio de una com- tro de desplazamiento. puerta AND. La entrada de control de desplazamiento determina cuándo y cuántas Tran$erencia en serie veces se desplazan los registros. Esto Se dice que un sistema digital ope- se hace por medio de la compuerta ra en modo "serial" cuando la infor- AND, que permite pasar los pulsos mación se transfiere y se manipula un de reloj a las terminales CP solamenbit en cada tiempo. La información te cuando el control de desplazase transfiere bit por bit, uno cada vez, miento es 1. desplazando los bits del registro Imaginemos que los registros de fuente hacia el registro de destino. desplazamiento tienen cuatro bits caAhora pensemos en un par de re- da uno. La unidad de control que sugistros que requieren intercambiar pervisa la transferencia, debe ser deinformación entre ellos, la trasferen- signada de tal forma que habilita los cia en serie de la información del re- registros de desplazamiento por megistro A hacia el registro B se hace dio de la señal de control, para una con registros de desplazamiento (fi- duración de tiempo fija igual a cuatro gura 2.5). La salida serial (SO) del re- pulsos de reloj. gistro A va a la entrada serial (SI) del D i a p m a de tiempo

'4



registro B. Para prevenir la pérdida En la figura 2.6 se muestra el diade información almacenada en el re- grama de tiempo de este sistema. Obgistro fuente, el registro A tiene que hacer circu- Figura 2.6 Diagrama de tiempo para el control de transferencia lar su información (conectando la salida serial a Control de desplazamiento su terminal de entrada Tiempo de palabra serial). El contenido inicial del registro B es desplazado hacia fuera a tra-

serve que la señal de control de desplazamiento se sincroniza con la señal de reloj, y cambia su valor justamente después del flanco negativo del pulso de reloj. Los siguientes cuatro pulsos de reloj encuentran la señal de control de desplazamiento en el estado 1, de tal manera que la salida de la compuerta AND conectada a los terminales CP, producen los cuatro pulsos T1,T2,T3y Tq. El cuarto pulso cambia el control de desplazamiento a O y los registros de desplazamiento se inhabilitan; esto ocurre si el contenido binario de A, antes del desplazamiento, es 1O 11 y el contenido de B es 0010. De esta manera, la trasferencia en serie de A hacia B ocurrirá en cuatro pasos (figura 2.7). Después del primer pulso T1(el bit de la extrema de-

Registro de desplazamiento bidireccional con carga en paralelo Los registros de desplazamiento pueden ser usados para convertir datos en serie a datos en paralelo y viceversa. Si se tiene acceso a todas las salidas de los flip-flops del registro de desplazamiento, entonces la información introducida en forma serial por desplazamiento puede extraerse en paralelo de las salidas de los flipflops. Si se agrega una capacidad de carga en paralelo al registro de desplazamiento, entonces los datos que entran en paralelo pueden extraerse en serie desplazando los datos almacenados en el registro. Algunos registros traen las terminales de entrada y salida necesarios para la transferencia en paralelo; pueden tener también la característica de desplazamiento hacia la derecha y hacia la izquierda. El registro de desplazamiento más general tiene todas las características numeradas a continuación; otras pueden tener solamente algunas de estas funciones con una operación de desplazamiento al menos.

recha de A) se desplaza hacia el bit de la extrema izquierda de B, y al mismo tiempo, este bit circula hacia la posición de la extrema izquierda de A. Los otros bits de A y B se desplazan una vez a la derecha. La salida serial previa de B se pierde y su valor cambia de O a 1. Los siguientes tres pulsos realizan Un control de borrado para cambiar operaciones idénticas, desplazando el contenino del registro a O. los bits de A hasta B uno en ca- , da tiempo. Después del Cuarto Tabla de desplazamiento de bits entre los registros A y B desplazamiento, el control de Salida en serie de B desplazamiento va a O y ambos Valor inicial o registros (A y B) tienen el valor Después de T, 1 1011. Así, el contenido de A se 1 1 1 O 1 1 O 0o Después de T, transfiere a B, mientras que el DespuésdeT, O o 1 1 1 O 1 1 O-+ contenido de A permanece sin 1 1 1 O 1 1 1 O 1 1+I DespuésdeT, cambiar. Fiaura 2.; I

1

Una entrada o terininal CP para sincronizar con los pulsos de reloj todas las operaciones. U n control de desplazamiento a la derecha para habilitar la operación de desplazamiento en esa dirección, y las líneas de entrada y salida en sen'e asociadas con este tipo de desplazamiento. * Un control de desplazamiento a la izquierda para habilitar la operación de desplazamiento en esa dirección, y las líneas de entrada y salida en serie asociadas con este tipo de desplazamiento. Un control de carga en paralelo para habilitar una tranferencia en paralelo y las "n" líneas de entrada asociadas con la tra$erencia en paralelo. "n" líneas de salida en paralelo. Un estado de control que deja la infomación sin variar en el registro, aunque los pulsos de reloj se apliquen continuamente. U n ejemplo de u n registro de desplazamiento que tiene todas las características listadas anteriormente se muestra en la figura 2.8. Este circuito (similar al circuito integrado 74194) consiste en cuatro flip-flops D; sin embargo, se puede usar flipflops RS siem-

pre y cuando se coloque un inversor entre los terminales S y R. Los cuatro multiplexores (MUX) son parte del registro y se representan en forma de diagrama de bloque. Los cuatro multiplexores tienen dos variables de selección comunes, SOy S La entrada O en cada MUX es seleccionada cuando SI y So son 00; la entrada 1 es seleccionada cuando S 1 Y SO son 01; y de manera simultánea para las otras dos entradas a los multiplexores. La tabla de funciones para las entradas S1 y So, que controlan el modo de operación del registro, se especifica en la tabla 2 1 Observe que cuando S y So están en 00, el valor presente del registro se aplica a las entradas D de los flip-flops. Esta condición forma un camino desde la

Registro de desplazamiento bidireccional de 4 Bits con carga en paralelo Salida en paralelo

Borrado

1

-

4x1 3

2

1

0

1

Entrada en serie para un desolazamiento a la derecha

Entrada en paralelo

i'

Entrada en serie para un desplazamiento a la izquierda

Figura 2.8

Tabla 2.1

1

1 1

1

Modo

O

O

1 1

O 1

1

1 Sin cambio I 1 Desplazar a derecha / Desplazar a izquierda Carga en paralelo

ma en que éstos se sacan del registro. Las diferentes clasificaciones son:

1. Entrada paralelo/salida paralelo 2. Entrada serial /salida serial 3. Entrada paralelo/salida serial 4. Entrada serialhalida paralelo

salida de cada flip-flop hasta la entrada del mismo flip-flop. El siguiente pulso de reloj transfiere a cada flipflop el valor binario que retuvo previamente y no ocurre cambio de estado. Cuando S1 y So están en 01, las

Cada uno de estos tipos se encuentra disponible en forma de circuito integrado, de modo que un diseñador lógico pueda encontrar exactamente lo que necesita para una aplicación determinada. A continuación, examinaremos un terminales número 1 de las entradas del multiplexor tienen un camino a circuito integrado representativo de las entradas D de los flip-flops. Esto cada una de las categorías anteriores. causa una operación de desplazamiento a la derecha con la entrada en Circuitos de entrada paralelo serie transferida al flip-flop A4 de la y salida paralelo figura 2.8. Circuito 74174 y 74178 Cuando S y So están en 10, resulHay dos tipos de registros dentro de ta una operación de desplazamiento a esta categoría; uno es estrictamente la izquierda con otra entrada serial paralelo, el otro es un registro de cohacia el flip-flop Al. Finalmente rrimiento que puede ser cargado con cuando S 1 y So están en 11, la infor- datos en paralelo y dispone de salida paralelo. mación binaria en las líneas de entraLa figura 2.9 muestra el diagrama da en paralelo se transfiere al registro lógico, así como su símbolo lógico, pade manera simultánea durante el sira el 74174 (también 74LS174 y guiente pulso de reloj. 74HC174); observe que cuenta con un registro de 6 bits que tiene entradas paralelo (D5 al Do) y salidas paralelo

REGISTROS EN CIRCUITOS INTEGRADOS Los diversos tipos de registros se pueden clasificar de acuerdo con la forma en que ,se introducen los datos para su almacenamiento y con la for-

(QS al QO).Los datos paralelos se cargan en el registro en el flanco de subida de la entrada C P de reloj. Se puede utilizar una reiniciación maestra MR de entrada para reiniciar de modo asíncrono todos los flip-flops del registro en O.

Figura 2.9

Diagrama lógico para el circuito 74174

D43

1

l

Do

La figura 2.10 muestra el diagrama lógico del 74178 (también 7 4 178); ~ éste cuenta con registro de corrimiento de 4 bits que tiene entrada de datos en paralelo (Po al Pj) y salidas tam-

da de la entrada de reloj CP', independientemente del nivel lógico ~ en la entrada PE (recuerde que X representa la condición "no importa"). Esto se puede verificar recorriendo bién en paralelo (Qo al Q3). Tiene una el diagrama lógico y observando que entrada de datos serial, D5 y dos en- cuando SE está en 1, la entrada D5 patradas habilitadoras, PE habilitación sa a través de las compuertas lógicas y aparece en la entrada D del flip-flop paralelo y SE habilitación serial. También se incluye la tabla de selec- QO.De igual manera, Q o aparecerá en ción del modo que describe las diversas maneras de operación de este CI. La primera entrada explica las condiciones que se necesitan para la operación de corrimiento hacia la derecha. Con SE en 1, los datos se pasarán de izquierda a derecha en flanco de baja-

Registro de 4 Bits 74178

la entrada D de Q 1; entonces Q 1 aparecerá en la entrada D de Q2; finalmente Q2 figurará en la entrada D de

Q3. La segunda entrada en la tabla, da las condiciones que se necesitan para producir una transferencia en -paralelo desde las entradas de datos paralelo (Po al P3) Figura 2.10 hasta las salidas Cuando SE está en O y P E en 1, esta transferencia paralelo ocurre en el flanco de bajada de CP. Note que esta es una transferencia síncrona.

PRACTICAS Práctica 1: Construcción de un circuito contador asíncrono.

3 resistencias de 2ld a 112 watt (R3,R4 y Rj) 1 capacitor electrolítico de 1pF (C 1)

Cable tipo telefónico Objetivo Aprender a utilizar como contador En esta práctica mostraremos la binario un circuito integrado comer- manera en que se puede utilizar un cial. circuito comercial de un solo chip para producir un circuito contador biMtzterZaZes nario. Recuerde que al utilizar conta1 circuito integrado 555 dores de este tipo, le agrega eficien1 circuito integrado 74LS93A cia, velocidad y bajo costo a los dise3 diodos LED rojos (LD1,LDZ y LD3) ños electrónicos. El circuito está for1 tablilla para prototipos mado de dos secciones: la primera se 1 potenciómetro lineal a 1 Megohm (Rl) forma de un circuito u oscilador con 1 resistencia de lKilohm a 1/2 watt (R2) 555, la salida de éste se encuentra co-

Circuito contador binario de O a 7

l

Figura 3.1

"""

1 Al negativo (-)

LDI LD2 LD3

nectada a la segunda parte del circuito que consiste en un contador binario de tres bits. Finalmente, las salidas de los flipflops internos se muestran mediante tres diodos LED, cada uno conectado a una de las salidas. 3.

Procedimiento 1. Ensamble el circuito que se muestra en la figura 3.1 y verifique que las conexiones estén correctas. 2. Una vez ensamblado el circuito, aplique el voltaje de alimentación; observe las variaciones de los Diagrama esquemático para el contador de década

LEDs monitores, fije la frecuencia del pulso de reloj con ayuda del potenciómetro R l , de forma que la velocidad sea lo suficientemente lenta como para poder observar la secuencia de conteo del circuito. Anote en una hoja de papel la secuencia que produce el contador, posteriormente, traduzca los números así obtenidos a su equivalente en decimal, notará que el resultado es una secuencia del O al 7 que se reinicia cada vez que se alcanza el valor 111 binario ó 7 decimal. Figura 3.2

Práctica 2: Construcción de un contador decimal.

pos. Por eso a partir de este fascículo le proponemos que practique y monte sus propios circuitos al mismo tiempo. Como Ud. ya posee conociObjetivo Construir un contador con display mientos suficientes, en el próximo de siete segmentos. Nada mejor que capítulo le sugerimos el "montaje" de practicar armando sus propios equi- un completo frecuencímetro digital. Figura 3.3

CPO

NC

Qo

03

GND

01

Q2

Diagrama de conexiones NC- sin conexión interna

-

CP1

-

MR1 MR2

NC

VCC

MS1

MS2

Diagrama lógico

O

= Número de PIN Vcc= PIN 5 GND = PIN 10 74LS90 Símbolo esquemático Tabla de selección de modo

. RESET 1

V~~ = PIN 5 GND = PIN 10 NC = PlNS 4.13

"RELOJ

1

,

SALIDAS

1

urs

Figura 3.4

Caracteristicas del codificador para display de 7 segmentos 74LS47 Simbolo iogico

Diagrama de conexiones

1

7

I

a

!'

2

3

5 ;

6

; 7

B

C

LT B1IRBO RE1

D

A

4

b

2

c

d

6

e

3

5~

f

gREO

[8

13 112 1 1 410 9

GND

1 5 ;14

4

VCC = PIN 16 GND = PiN 8

-. Diagrama lógico Tabla de verdad Entradas

/

Salidas

-m

Entrada

Salidas

Caracler desplegado 4 Numerobinarioapl~cado

-+ O

1

2

3

4

5

6

7

8

9 10 11 12 13 14 15

Mater-iales 1 potenciómetro de 1MQtipo lineal (Rl) 1 resistor de 1 kilohm a 1/2 watt (R2) 7 resistores de 220 Ohms a 1/2 watt (R3, R4, R5, R6, R7, R8, R9) 1 capacitor de 0.OlpF (Cl) 1 circuito integrado 555 1 circuito integrado 74LS90 1 circuito integrado 74LS47

En esta práctica ensamblaremos el circuito de la figura 3.2. D e izquierda a derecha tenemos un circuito de reloj con frecuencia ajustable basado en un circuito integrado 555. La señal es aplicada a las entradas de reloj del circuito contador de década 74LS90, los 4 bits de salida del contador se aplican al circuito codifi1 display de siete segmentos de ánodo cador de siete segmentos 74LS47. Este circuito se encarga de entregar común como el ECG3052 1 tablilla para protoboard la salida adecuada para desplegar en

Caracterlstlcas del dfsplay d e anodo comun E C G 3052

33r 19 63)

-

4- -

',

1&3' (4 T i )

ECG30S2 Red 1. Segmen:~A (c8todo) 2. Segnientc F (catodo) % A n ~ d ocomúl 4 Si!i terminal 5. SI? tcrminsl 6 S i l conexión 7.Ssgm~n:oE (iatodo) 8. Segrileiw D (cáladu) 9. Punto decimal (catodo! 10. Segmento C (citodo) 11. Segmento G Icátodo) 12. Si!, terrnirlal 13. Segmento B Icátodo) 14. Anodo común

400" MAX (10

Figura 3.5

el display el número decimal equiva- 4. Ensamble el circuito tal como se lente al dato binario de salida del ilustra en la figura 3.6 y realice las contador. conexiones cuidadosamente para evitar cortos circuitos o errores. Procedimiento 5. Una vez ensamblado el circuito l. Las características para el circuito aplique el voltaje de polarización contador de década se muestran en de 5 voltios. la figura 3.3. 6. La velocidad de cambio del circui2. Las características para el codificato se controla mediante el potendor de siete segmentos se muestran ciómetro R l , varíe la velocidad en la figura 3.4. hasta comprobar que el circuito 3. Finalmente, las características del realice su cuenta correctamente. Si display de siete segmentos se no sucede así, entonces revise sus muestran en la figura 3.5 conexiones en la tablilla. Diagrama pictórico para el contador de década Al positivo d e la fuente

I

Figura 3.6

Proyecto único: construcción d e eso se utiliza en la entrada un amplificador de señal de alta impedancia u n Frecuencímetro Digital (para no cargar el circuito bajo pruePodemos definir a un frecuencí- ba) acoplado a un Trigger de Schmitt, metro como un contador de eventos que es un circuito que empareja y recíclico, esto es, cuenta una serie de gulariza las ondas para poder ingresucesos (los ciclos de la frecuencia sarlas al contador digital. Si en la enque estamos midiendo), los presenta trada del conformador inyecto una en un display, vuelve a cero y comien- señal, por ejemplo, senoidal de za a contar nuevamente. 357kHz vuy a obtener a la salida una En la figura 4.1 podemos ver un señal perf;ecmmente cuadrada de diagrama en bloques elemental de un 357Obtenemos aquí lo que nos frecuencímetro como el que aquí interesa: cualquiera sea lo que tengadescribimos. mos a la entrada lo pasamos a onda En el primer bloque tenemos una cuadrada pero respetando fielmente etapa conformadora de entrada, que la frecuencia de la señal, que es lo que es la que adapta el mundo analógico pretendemos contar. al universo digital. Me explico: en un Luego de tener la señal en condioscilador o amplificador que trabaje ciones para ingresar al contador digicon radiofrecuencia las señales no tal la hacemos pasar por una llave son cuadradas, que son con las que se electrónica controlada por un reloj, trabaja en los sistemas digitales, sino que se abre a intervalos regulares, en que pueden ser senoidale (en el me- &te caso cada 1 segundo. Aquí tenejor de los casos) o pueden tener formas com- Figura 4.1 plejas. Si las ingresamos DE ENTRADA directamente al contador no podría distinguir en ellas un patrón reguPUERTA 1 SEG lar. Tal vez no podría siSEGMENTOS quiera contarlas, dado LATCH que probablemente haga falta amplificarlas. Para

Figura 4.2

mos el corazón del aparato: supongamos una señal de 3,567 ciclos (tres mil quinientos sesenta y siete ciclos), si abrimos la llave de paso por 1 segundo en el display aparecerá el número 3,567, que es la frecuencia, o sea, ciclos por segundo. Aquí podríamos quedarnos tranquilos, pero hemos hecho una sola medida. Tenemos que poner un sistema que luego de esta medida haga otra y otra y otra. Pensemos en el caso de una sintonía por la banda de 80 metros. (para esto fue diseñado), si midiéramos una sola vez sería engorroso porque al girar el dial buscando una frecuencia determinada habría que estar manualmente tomando medidas a cada trecho y sería muy incómodo. Es así que se intercala un sistema de reloj. Este se encarga de controlar secuencialmente las operaciones básicas para que el contador tome una medida después de otra, según se muestra en la figura 4.2. En esta figura observamos un pulso de 1 segundo en estado alto que es el que abre la llave electrónica, dejando paso a las señales para contar. U n instante después vemos un pequeño pulso en estado alto denominado latch o cerrojo. Este pulso habilita el número que contó el contador para que pase al display. Ahora lo explicaré con más detalle. Luego de éste vie-

ne otro pequeño pulso llamado reset o puesta a cero del contador y luego nuevamente vuelve el pulso de 1 segundo que habilita la llave. Supongamos por un momento que el latch no está conectado. En el contador observaríamos los numeritos ir moviéndose rápidamente aumentando hasta que termina el pulso de 1 segundo. Allí se quedarían quietos (y podríamos ver la frecuencia) hasta que llegue el pulso de reset o puesta a cero, con lo que veríamos los numeritos irse a cero para, al abrirse nuevamente la llave, volver a verlos incrementándose rápidamente hasta la cifra final. Como pueden imaginar, esto es muy cansador para la vista. Es así que se intercala entre el contador digital y la presentación (los display de 7 segmentos) otra llave electrónica que se abre, dejando pasar los datos, cuando está alto el pulso de latch. El proceso ahora sería el siguiente: se abre la llave de entrada por 1 segundo y el contador cuenta los ciclos. Al cerrarse la llave de entrada y al haber terminado la cuenta, se abre la llave de latch y el resultado es presentado en el display. Pasado el instante la llave de latch se cierra y el resultado permanece fijo en el display. Aparece ahora el pulso de puesta a cero del contador, pero en el display permanece el resultado de la cuenta anterior, dado que la llave de latch está cerrada, e ignora todo lo que sucede detrás de ella, operando como si fuera una memoria temporal. Terminado el pulso de puesta a cero, luego de un instante vuelve todo a comenzar. Hace una nueva cuenta y

al próximo pulso de latch presenta el pleadas para este proyecto, consnuevo resultado, cambiando el antetrúyalas por alguno de los métodos rior si fuera distinto. En este sistema, usuales. Para ello proceda según se lo que observamos es solamente el explicó en el fascículo 1 cuando se cambio de números en el momento trabajó en la elaboración de una del pulso de latch. Si la frecuencia es fuente de alimentación. siempre la misma no veremos enton- 2. Consiga todos los elementos nececes cambio alguno en el display. sarios, según dice la lista de materiales, y asegúrese de encontrar un gabinete adecuado para el instruMateriales mento. 4 Displays de 7 segmentos cátodo común 3. Una vez que tenga todos los com4 Integrados CD45 11 ponentes y las placas de circuito 3 Integrados CD45 18 impreso perforadas con una broca 1 Integrado CD 4018 de 1/32", entonces podrá comen1 Integrado 74LS 132 zar el montaje. 1 Integrado 74LS90 4. Para insertar los componentes 1 Integrado CD4093 guíese por la mascarilla de cada 1 Integrado CD4011 placa. Use bases para los circuitos 1 Integrado CD 4040 integrados y coloque éstos al final. 1 Cristal de 3,57954SMI-I~ 2 Transistores BF199 2 Transistores BC548 Fwncionamiento S Diodos 1N4148 Para poder observar la frecuencia 1 Integrado regulador 7805 que mide el contador digital tenemos 6 Capacitores electrolíticos de 1OpF x 16V que adaptarla a nuestros parámetros S Capacitores ceránicos de .lpF de lectura, esto es: los números del ce1 Capacitor cerárnico de 1OpF ro al nueve. Para poder "traducir" el 1 Resistencia de 220Q x 114 uratt lenguaje binario con el que se mane1 Resistencia de 47052 x 1/4 watt jan los circuitos lógicos al de los nú28 Resistencia de lkQ x 114 watt meros decimales, que usamos noso2 Resistencia de lk8 x 114 watt tros, existe el circuito integrado 2 Resistencia de 270052 x 114 watt CD4511, que es un decodificador de 1 Resistencia de 4700R x 1/4 watt BCD (decimal codificado en binario) 1 Resistencia de 10W2 x 1/4 watt con excitador para una presentación 1 Resistencia de 100WZ x 114 watt en display de 7 segmentos. Posee asi1 Resistencia de 1MQ x 1/4 watt mismo un latch incorporado. El código BCD no es otra cosa que Procedimiento los números del cero al nueve codifi1. E n las figuras 3 , 4 y 6 se muestran cados a binario. También lo llaman las placas de circuito impreso em- código 842 1. Veamos cómo es esto: el

circuito integrado tiene cuatro entradas, denominadas (luego de mucho pensar) A,B,C y D. Estas entradas tienen un peso determinado. Si mantenemos las entradas a masa el display marca cero. Si aplicamos tensión a la entrada A (manteniendo las otras a masa) el display marca uno. Si damos tensión a la entrada B el display marca dos. Si conectamos la tensión a la entrada C marcaría cuatro y si repetimos el procedimiento en la entrada D el display presentaría un ocho. Hasta ahí viene bárbaro, pero:

usamos, debemos utilizar algín otro para que nos traduzca, en este caso una sucesión de eventos (los ciclos de la frecuencia que queremos medir), al lenguaje de unos y ceros del código BCD que maneja el CD45 11. Este es un contador doble (esto es que hay dos contadores en un solo encapsulado) denominado CD4518. En este contador tenemos una entrada v cuatro salidas: A,B,C y D. Supongamos que en el primer instante las salidas se encuentran en cero y entra un pulso. Veremos que la salida A cambia de estado de cero a uno. Si lo conectamos a un CD45 11 observaríamos un 1 en el display. Al entrar el segundo pulso la salida A cae a cero y la salida B pasa a estado alto. En el display vemos ahora un 2. Al ingresar el tercer pulso la salida B se mantiene en estado alto y la acompaña ahora la salida A, teniendo en el display un 3, y así sucesivamente hasta el 9. Veamos ahora el siguiente caso: supongamos que utilicé el contador y medí la cantidad de seis pulsos. El display marca seis y está todo bárbaro, pero he aquí que quiero realizar una nueva cuenta. Si la ingreso así nomás el display no me va a marcar 1 (que es el nuevo pulso que ingresé) sino que me va a marcar 7, porque lo sumó a los seis anteriores.

Cómo hacemos para representar un tres, por ejemplo? Simple, aplicamos tensión en las entradas A y B al mismo tiempo y tenemos A+B, o sea 1+2 y el display nos presenta un 3. En el caso del seis damos tensión a las entradas B y C, o sea 4+2 y en el del siete damos tensión a las entradas A,B y C simultáneamente, obteniendo la suma 1+2+4=7. Este circuito integrado incorpora un cerrojo coi1 memoria para las cuatro entradas, denominado latch, que fimciona de la siguiente manera: si la entrada LE (latch enable o habilitación de cerrojo) está en estado bajo (esto es cero volts o a masa), los datos que ingresamos por las entradas ARCD pasan directamente al display. Si de repente pasamos la entrada LE al estado alto (le damos tensión), no Cómo puedo hacer entonces para sepapasan más datos y el display mantiene YLZY las cuentas y cuándo empiezo una visualizado el último dato que entró. nueva que a m n q u e de cero? Hay en estos contadores una entraAsí como utilizamos este integrado para traducir el lenguaje lógico digital da de reset (restablecimiento a cero) al de los números que corrientemente que al aplicarle un nivel alto hace que

"olvide" la cuenta anterior y pase todas las salidas a cero para poder comenzar una nueva cuenta. Nos falta ver el caso de conectar dos contadores en cascada", esto es, uno después del otro, para que uno cuente las unidades y el otro las decenas, por ejemplo. La pata 6 del CD45 18, que es la salida D, de peso 8, se conecta a la pata 10 del mismo inteContador y excitador de display grado, que es la entrada del contador siguiente. Aquí debo hacer una aclaración: este contador tiene dos tipos de entrada; una que incrementa un número al detectar una transición de O a 1, denominada flanco ascendente, y otra entrada que responde a un cambio de estado de 1 a 0, que se denomina flanco deseendente, y es la que estamos utilizando so, cosa que no condice con la realidad. En el diseño actual tenemos el en este diseño. segundo contador conectado a la pata de flanco descendente, obteniendo el ~ P Oqué? T Veamos el siguiente ejemplo: su- siguiente resultado: en el 7 (01 1l), en pongamos que estamos contando has- el 8 (1000) no hay cambio, porque D ta 99. En las unidades tenemos que va subió de O a 1, en el 9 (1001) sigue tocontando 7 (01 1l), 8 (1000), 9 (1001). do igual y en el O (0000) tenemos que Si tuviéramos el contador conectado a envía un pulso al segundo contador, la entrada de flanco ascendente, al lle- porque D bajó de 1 a O, obteniendo en gar el número 8 la pata D se eleva de el display el número 10, que coincide O a 1 enviando un pulso de cuenta al con el décimo pulso de cuenta. Acuérotro contador, por lo que en el display dense que los números en binario se veríamos el número 18 al octavo pul- leen DCBA. 66

en cascada dos o más plaquetas para obtener 4 o más dígitos de lectura la entrada es la de la primer plaqueta de la izquierda; el CAR de ésta se conecta a la ENT de la segunda y el CAR de la segunda a la ENT de la tercera y así sucesivamente si hubiera más contadores. Asimismo debemos conectar las demás entradadsalidas. Para un mejor entendimiento, en la figura 4.4 se puede apreciar el diagrama de circuito impreso correspondiente a dos dígitos del display. Cuando uno inicia la cuenta en uno de estos contadores vemos que a cada pulso de entrada se incrementa un número en el display. Así hasta llegar al número 99. Al próximo pulso el contador marca 00 y envía por la salida CAR un pulso al contador siguiente, por lo que en el display (suponiendo que sea de cuatro dígitos) se leería el número 0100. Si ingresamos otro tren de pulsos el primer contador volverá a llegar a los 99 y al próximo pulso vuelve a 00 pero envía otro pulso por CAR al segundo contador, mostrando el display entonces el número 0200. Como pueden observar, aquí hay dos reset diferentes: uno es el de los contadores, que por sí mismos vuelven a cero después del número 9 y otro muy distinto es el que acciono de forma externa, y es el que está marcado en la plaqueta como RESET. Supongamos que me aburrí de contar y me quedó en el display el número 2 546. Para reiniciar el contador aplico un pulso positivo

Figura 4.4

Con esta introducción teórica a los contadores de cifras ya podemos ver la primera parte de este proyecto, que es un contador de dos cifras, cuya plaqueta vemos en la figura 3. Este contador puede construirse en grupos de a dos, es decir, podemos contar de 00 a 99, de 0000 a 9999 o de 000000 a 999999 (en nuestro prototipo pensamos en un frecuencímetro de cuatro dígitos y así se muestra en la foto que sirve de presentación para esta nota). Para esto la plaqueta contadora tiene una conexión que se repite a cada tostado, permitiéndonos conectar hasta tres o cuatro contadores "en cascada". Observamos que tiene una entrada/salida de +12 Volts, que sirve para la alimentación; una entrada/salida de masa; una de reset, para su puesta a cero; la entrada de cuenta de pulsos; el Latch Enable, para habilitar el cerrojo y una de CAR (que significa acarreo) que paso a explicar en detalle en los siguientes párrafos. Si miramos la plaqueta de la figura 4.3 desde arriba (lado componentes), podemos ver que del lado izquierdo hay un borne llamado ENT (entrada) que no se repite del lado derecho, pero que a la misma altura hay un borne llamado CAR (acarreo). Al conectar '

Curso práctico de ELECTRONICA D l G l T A L --

en RESET y vuelve a 0000, pero por- laridad) y por último los circuitos inque yo lo quise, no porque fuera una tegrados. Y hablando de pruebas, una vez arconsecuencia lógica de la cuenta (desmado el contador llega el momento de pués del 9 viene el cero). probarlo. Para empezar, hay que coiPor qué el proyecto está dividido en nectar externamente a la plaqueta una varias pequeñas plaquetas y no en una resistencia de 10m entre los bornes ENT y +12VEsto se hace para cargar grande? Porque la idea es que estos aparatos la entrada con baja impedancia, dado sean montados por estudiantes, que los integrados CMOS no pueden hobbystas y experimentadores con quedar con las patitas "al aire" dado poca experiencia en la electrónica y en que toman ruido del ambiente y protodos estos años he aprendido que a vocan funcionamientos aleatorios. los problemas hay que limitarlos; esto Luego de esto conectamos la fuente es, que si un contador no funciona doy de alimentación de 12V, el negativo a todas las herramientas para revisarlo y masa y el positivo a + 12V Ya en el probarlo hasta descubrir el error. El display debe empezar a verse algo. Si equivocarse en el armado de una pla- tocamos con un cablecito entre + 12V queta es una de las mejores formas de y RESET debe marcar 00. Si con ese aprender a analizar circuitos electró- mismo cablecito tocamos ENT y nicos, pero una cosa es revisar una MASA, con cada toque vamos a notar plaquetita de 5x7 cm con tres integra- que se incrementa un número: 00, 0 1, dos, en la cual ya sé que ahí está la fa- 02 ... Si aumenta de a varios no se lla que intentar arreglar un plaquetón preocupen, es que a veces hace como de 15x20 cm donde probablemente no unas chispas al conectarse y desconecsepa ni por dónde empezar. tarse y las cuenta a todas. Es lo que se Con respecto al armado, recuerden llama rebote. que son dos plaquetas que se conectan entre sí con alambres que bien pueden La etapa d i entrada ser los que sobran de las resistencias. Pasamos ahora a la descripción de Una de ellas va horizontal (la de los la plaqueta más compleja. Esta consta integrados) y la de los display va mon- de un amplificador conformador de tada vertical para facilitarnos la lectu- señal de entrada y un sistema de relora. Tengan en cuenta que para CMOS jería que brinda los pulsos de reloj, van display de cátodo común. latch y reset para accionar los contaRecuerden montar primero los dores y display, tal como se muestra puentes de conexión y presten aten- en el circuito de la figura 4.5. ción que hay uno debajo de los inteLa señal a medir ingresa a la base de grados CD45 11. un transistor de alta frecuencia, en esLuego van las resistencias, después te caso usé un BF199, pero puede utilos condensadores (cuidado con la po- lizarse también un BF494. Se amplifica

Fascículo 7. CONTADORES Y CIRCUITOS

y transfiere a otro BF199, cuyo colec- lor perfectamente manejable para un tor está conectado a una serie de compuertas NAND upo 74LS 132, que se encargan de darle forma perfectamente cuadrada a las señales que entren al sistema. El uso de estos integrados, de tecnología TTL (Transistor Transistor Logic) obedece a que son muy rápidos. Tengan en cuenta que con este frecuencímetro debemos poder medir con comodidad el oscilador de batido del equipo QRP de 80 metros, que anda por los 8MHz. Los integrados CMOS de la serie CD4XXX son muy económicos y trabajan con cualquier tensión, pero son lentos, no pudiendo contar más allá de los 3 ó 4MHz. Los integrados T T L son más caros y hay que alimentarlos con una tensión estabilizada de +5V, pero en el prototipo de este frecuencímetro han llegado a medir hasta los 3 1MHz. Vale la pena gastar un centavito más. Después de las compuertas NAND, con la señal ya puesta en forma, tenemos un integrado 74LS90, que divide la frecuencia a medir por diez.

dispositivo CMOS. Lógicamente tenemos que adecuar el display a los cambios de resolución en la lectura, dado que se altera la precisión del frecuencímetro, pero ese detalle lo dejo para el final. Ahora tenemos una gama de frecuencias que es manejable por los CMOS, pero tenemos un problema: los T T L manejan 5 Volt, y los CMOS 12 Volt. Para solucionar este inconveniente es que intercalamos entre la salida del 74LS90 y la entrada del mecanismo de relojería, que es CMOS, un transistor BC547, cuya base es excitada con la salida de +5V del 74LS90 pero alcanza para enviarlo a la saturación aún con los +12V conectados a su colector. Así tenemos repetido en el colector con +12V las señales de entrada que tienen +5V En la figura 4.6 mostramos la tercera y última placa de este proyecto, que reune las etapas de entrada del frecuencímetro. Ahora bien, habíamos explicado que para que el contador actúe hace falta una puerta de 1 segundo, luego de cerrarse ésta un pulso de ~ P Oqué Y es esto? latch para mostrar el resultado en el Pues porqi como ya dijimos, los display y un pulso que vuelva a cero CMOS son lentos, en este caso luego de un divisor AVE CEE TTL una frecuencia de Se 8MHz transformaría en una de Etapa de entrada y puesta en forma de la señal. 800kHz, va-

d

-

Figura 4.6

los contadores, para comenzar todo una vez más. Les había comentado que este contador de frecuencias lo diseñé como visor de sintonía de un equipo QRP. Tuve en cuenta entonces que la puerta de un segundo era muy lenta para el caso de una sintonía continua, porque hace una medición cada dos segundos (un segundo para medir y otro segundo para los pulsos de latch y reset). Es así que escogí una puerta de 0,l segundo, lo que me permite hacer cinco mediciones en un segundo, logrando así suficiente rapidez en la visualización. Esto trae aparejada una reducción en la precisión del equipo, pero es aceptable en un equipo de radioaficionado. En este caso, si estoy en una frecuencia de 3,566,923MHz, dado que ya dividí por diez en la entrada y le aplico la décima parte a la puerta de entrada (equivalente a dividir nuevamente por diez) tengo que en el display observo 03.566.9 MHz,

que como ya dije, es una precisión más que suficiente para un transmisor QRP o su fase de ajuste. Un detalle a tener en cuenta es que, teniendo presente a las personas que no poseen grandes recursos, si ven en la plaqueta de relojería dos salidas, una de 500Hz y otra de 50Hz, es porque doy la posibilidad, al que no tiene los medios de armar un contador con 6 dígitos, a medir megahertz con cuatro display, a saber: Si intento medir un oscilador de 7,482,600Hz con cuatro dígitos voy a ver en el display 482.6

Y nlLFntos megízhertz hay entonces? Simple, para este caso utilizamos una puerta de 0,01 segundo, que es como dividir por cien en la entrada que ya está dividida por diez, lo que nos hace obtener en el display de cuatro cifras el número 7,482 cuando la entrada de reloj está en 500Hz (puerta de 0.01s) y el número 482.6 cuando

tal, que provee una oscilación precisa y sumamente estable conectado a una caSALIDA Q1 dena divisora. Por ejemplo, para obtener 50Hz -. SALIDA Q3 A l." partimos de un cristal de SMHz y dividimos por 10 1- - - SALIDA Q4 para obtener SOOkHz, a su SALIDA Q5 1 vez por 10 para obtener LATCH SOkHz, otra vez por 10 paRECET ra tener SkHz, de nuevo por 10 para sacar SOOHz y 100 rnS APERTURA LLAVE 1 2 1 por último nuevamente Figura 4.7 por 10 para finalmente disDiagrama de impulsos de dock. poner los dichosos 50Hz. está en SOHz (puerta de 0.1s). Con un Hemos tenido que emplear 5 divisosimple cálculo mental armamos la ci- res por 10, más el oscilador de cristal, fra 7,482,600, que la obtenemos con se hace bastante engorroso y también una precisión de 100Hz, más que sufi- mucho más caro. N o hemos menciociente para nosotros. nado el problema de conseguir un Paso a describir en detalle el siste- cristal de SMHz, cosa bastante difícil. ma que utilizo para obtener la puerta y los pulsos de control. Es un viejo diNO seria ideal poder z~tilizarczdseño europeo que es, a mi criterio, el quier cristal que disponga, por ejemplo, tique mejor funciona. Consta de un in- rado en el taller o qzle pueda recuperar de tegrado CD4018, que es un contador una PC, video o TV viejo? En este proyecto he utilizado el Johnson, que divide por diez los SOHz para obtener SHz, o sea, 5 cuentas por más común de todos los cristales, ese segundo. A esa frecuencia, la puerta que sirve para N T S C y que sobra de de entrada permanece 0.lsegundo todas las conversiones; el 3.579545M abierta y en el 0.1 segundo restante da y paso a explicar cómo encajarlo en el los pulsos de latch y reset. La mejor diseño (vea la figura 4.8). Lo primero forma de verlo es seguir paso a paso que tenemos que hacer es "estirar" la los estados del contador en la figura frecuencia de oscilación del cristal 4.7. hasta un número entero. Para esto veAhora bien, para obtener los 50Hz mos que en el CD4011 que hace de (o 500Hz para medir megaciclos) es oscilador hay un trimmer o compennecesario partir de una frecuencia sador, que es un capacitor variable mucho más elevada y estable, para que ajustable a tornillo. Con ese trimmer al irla dividiendo aumente la preci- se ajusta a la frecuencia de sión. Normalmente se utiliza un cris- 3,580,000Hz, que como ven, está ape"

--I

1

1

Iq

el uso del CD4040 como divisor programable. Para los que van a utilizar cuatro display y necesiten conmutar la frecuencia de CRISTAL clock, recuerden que deben instalar una llave doble inversora Oscilador, divisor programable y salida de dock de la siguiente manenas 455 H z más arriba que la frecuen- ra: El punto medio de una de ellas va cia de trabajo del cristal. Para este a la entrada CLK del CD4018 (pata ajuste es imprescindible que un amigo 14). Una va a la salida 500Hz del nos preste un frecuencímetro o pode- CD4518 (pata 10) y otra va a la salida mos "batirlo7' con un receptor de ra- 50 H z del mismo integrado (pata 14). dioaficionado con sintonía digital. Es- El otro punto medio va a una resistento es, acercamos la antena del receptor cia de lki2 y ésta a su vez a +12V Los al oscilador, sintonizamos 3.580.0 en extremos van a las conexiones dp (deC W y ajustamos el trimmer hasta que cimal point) del display, de forma que justo allí no se oiga ningún chiflido. los puntos aparezcan en el lugar coTenemos ahora 3,580,000Hz y te- rrecto cuando mide MHz (en SOOHz) nemos que obtener 50Hz. Debemos que se vería, por ejemplo, 5,937 y hacer un divisor por 7 1,600. cuando mide kHz (en 50 Hz) vgr. 937.2. Para los que van a utilizar seis 2 Cómo hacemos? o más dígitos directamente unan con Empezamos utilizando un CD4040 un cable la pata 14 del CD45 18 con la conectado para dividir por 7 16, obte- pata 14 del CD4018 (figura 4.9). niendo hasta aquí 5 , 0 0 0 ~ A ~. esta frecuencia la ingresamos a Figura 4.9 un doble divisor por 10 DE !A ETAPA DE E N W . "CD45 18" obteniendo una saliSALIDA r D a. A x o -3 w A m R da de 500Hz para contar megaciclos (si hiciera falta) y la dichosa frecuencia de 50Hz a la salida del último divisor. Si quisieran conectar algún otro cristal o incluso hacer algún experimento con frecuencias extrañas MASA les explicaré en detalle cómo es Etapa generadora de pulsos de cuenta, latch y reset. Fiaura 4.8

+12~

& '

*\:":

P

LA ELECTRONIC DIGITAL A GRAN ESCALA

"

Capítulo

......"."

....

1

- --.--.-m

LOS SISTEMAS

QUÉ SON LOS SISTEMAS MICROPROCESADOS En los fascículos anteriores de la presente obra, se han descrito los elementos, dispositivos o bloques funcionales que son la base de la electrónica digital moderna. Por ello, ya sabemos que éstos pueden utilizarse de manera independiente, interactuando con sistemas electrónicos de tipo lineal, o formando sistemas híbridos. Sin embargo, el desarrollo de los elementos digitales ha llevado a formar un sistema de mayor complejidad, el cual puede utilizarse para realizar una cantidad infinita de tareas distintas, estos elementos son conocidos como sistemas de microprocesadores o computadoras. Una computadora es un sistema microprocesado que puede utilizarse en muchas aplicaciones distintas sin tener que cambiar las partes electró-

nicas funcionales, pues la máquina puede programarse; es decir, en ella se puede introducir una serie de instrucciones precisas, con las cuales puede desarrollar una tarea específica. Lo anterior permite que, para la solución de distintos problemas, no se requiera un circuito especial para cada uno; por el contrario, con el mismo circuito, pero con un programa específico, se pueden solucionar varios problemas. Los sistemas de microprocesadores están más cerca de usted de lo que se imagina. Piense, por ejemplo, en un estéreo de discos compactos; el control de las operaciones mecánicas y electrónicas que realiza para producir la música, se lleva a cabo mediante un sistema de las características que se mencionan. Los automóviles modernos controlan la mayoría de sus funciones mediante el uso de un procesador central; en la actualidad, hasta las lavadoras de ropa cuentan con sis-

temas de microprocesadores para controlar los Estructura básica de una computadora digital ciclos de lavado. CPU (unidad central de procesamiento) Actualmente es muy fácil encontrar computadoras de todos tamaños y características realizando una gran cantidad de tareas, en las que el microprocesador tiene mucho que ver. Y es que los microprocesadores son como un pequeño cerebro, capaz de tuye la circuitería integrada confor realizar un conjunto de tareas asigna- mada por la Unidad Central de Prodas preestablecidas, dependiendo del ceso (CPU, por sus siglas en inglés), sistema en donde se desarrollen; al- la memoria, los puertos de ENTRALgunasveces son necesarios varios mi- DMSALIDA (EíS), el reloj y la circroprocesadores para realizar las fün- cuitería lógica de control conocida como mecamática (hardware). ciones completas de un sistema. El seaaundo aspecto, es la prograEs importante aclarar que aunque la computadora es un medio por el mación del hardware para realizar tacual se pueden realizar una gran can- reas de control (software) Esta protidad de tareas, en realidad, por sí so- gramación está orientada al lenguaje la no es más que un conjunto de cir- de máquina directamente y a través cuitos digitales, y que sin la inteligen- de un lenguaje de muy bajo nivel (encia necesaria (programas y datos que samblador) comandan las operaciones que ha de Hardware realizar la máquina) no podría opeEl hardware está compuesto por rar; de ahí la importancia de entender cómo es que opera una computadora circuitos integrados (IC, por sus siglas en inglés) de muy alta densidad y digital (figura 1.1). prácticamente uno por cada bloque básico, es decir: U n IC para la CPU, otro para la Memoria de Acceso INTRODUCCI~NA LOS Aleatorio (RLVM, por sus siglas en inMICROPROCESADORES glés), uno más para la Memoria de Los microprocesadores (pP) y las Sólo Lectura Programable (PROM, microcomputadoras (pC) son máqui- por sus siglas en inglés), otro más panas digitales sincrónicas. En el pre- ra los puertos de E/S paralelos y, fisente trabajo se tratarán sus dos as- nalmente, uno para los puertos de pectos básicos. El primero, lo consti- E/S seriales.

7 B

Figura 1.2

CPU - Unidad Central d e Proceso Unidad Aritmética y Lógica

ALU

-

Diagrama a bloques bhsicos d e un c ~ t z i , w t & ~f$igi$&. r

DEFINICIONES PRELIMINARES Computador digital El computador digital es una máquina de proceso de información al cual se le debe proporcionar un conjunto único de instrucciones (programa) para el trabajo que deba ejecutar.

El programa se almacena en la memoria interna del computador antes de ser ejecutado. El computador digital consta básicamente de los bloques mostrados en la figura 1.2. U n microcomputador (pC) es un dispositivo que utiliza un microprocesador como Unidad de

/--' y

Interrelación entre la CPU v el u P

Figura 1.3

o de ELECTRONICA DlGlTAL .- .- ." "..." .-. .... . , . . e

Proceso Central. Es una máquina que procesa números binarios (datos) siguiendo una secuencia organizada de pasos (programa). A cada paso de la secuencia se le llama instrucción. La Figura 1.3 ilustra las definiciones anteriores. Las microcomputadoras son máquinas con las siguientes características: l . Medio de entrada a través del cual se in-

troducen las instruccionesy los datos. 2. Memoria desde la cual, los datos e instmcciones pueden ser obtenidos por el CPU (pP) y donde se pueden almacenar resultados parciales y $nales, esto es, Memoria de Acceso Aleatorio (RAM, por sus siglas en inglé9 Otra sección de la memoria está compuesta por códigofZjo, llamada Memoria de Sólo Lectura (ROM, por sus siglas en inglé9. 3. Sección de cálculo la cual debe ser capaz de realizar operaciones aritméticasy lógicas sobre cualquier dato tomado de la memorza. 4. Capacidad de decisión por medio de la cual se pueden seleccionar cursos alternos de acción basándose en resultados calculados. 5. Medio de salida por medio del cual se entreguen al usuario los resultados.

trucciones se pueden tratar como datos y la máquina puede modificar sus instrucciones. A tal máquina se le conoce como computadora clase VON NEWMAN o PRINCETON. El diseño de todos los pC se basa en 4 bloques:

a. Dispositivos de entrada b. Memo* c. Microprocesador d. Dispositivos de salida Las arquitecturas de los pC más sobresalientes, en donde se muestran los grupos de líneas interconectados a los bloques básicos, se presentan en la figura 1.4, donde:

M D B = Bzls de Datos de Memoria M A B = Bus de Dirección de Memoria M A R = Reg-zStro de Dirección de Memoria A L U = Unidad Aritmética y Lógica MDR = Registro de Datos de Memoria

Las operaciones del pC son sincronizadas por un oscilador (reloj). Se requiere de un cierto número de pulsos de reloj para efectuar las pruebas que se especifican en una instrucción. Un ciclo de instrucción consiste de Las máquinas que satisfacen estas uno o más ciclos de máquina. Durancondiciones se les conoce como com- te un ciclo de máquina se realizan los putadoras con arquitectura HARD- siguientes subciclos: VARD. Si además de estas condiciones, las instrucciones se almacenan en 1 . Subciclo de búsqueda (fetch la misma forma que los datos (cada subcycle). El pP proporciona la diuno igualmente accesible a la sección rección de una instrucción residente de cálculo de la pC), entonces las ins- en memoria a través del MAB.

1a

tra

Figura 1.4

i

I

BUS DE CONTROL

1 4

BUS DE ENTRADAISALIDA

A Y

ENTRADA

~ r ~ u i t e c t u r amás s sobresalientes de rnícroeomputadorac

La unidad de memoria decodifica 2. Subciclo de ejecución (execution la dirección y el contenido de ésta se subcycle). La instrucción se decodifitransfiere al MDR. ca y posteriormente se ejecuta. En este caso, el pP lee el contenido La figura 1.5 muestra una secuende la dirección. cia típica de estos subciclos.

RELOJ

Figura 1.5

Secuencia tlpíca de íos subciclos de búsqueda y cddt -"CX 1e101I

Proceso de palabras de instrucción mo7-ia decodzfica la dirección enviado. 3. Se lee la instrzmión desde la íwe.moy palabras de datos. Durante un ciclo de instrucción se procesan dos tipos ria (vía M D B hacia el MDR) 4. La instrucción se colocg en el ~eg?sde palabras: tro de instrzmión IR. 5. La instrucción es decodzficada por el - Palabras de instrucción decon'jkador de instrzmión. - Palabras de datos 6. Ejecución de la i n ~ t r u ~ ~ i c í n . 7. El PC se incre7nenta o desactiva de Proceso de palabras de instrucción. La figura 1.6, muestra el diagrama de acuerdo a la instmcción que se estk ejeczlbloques de las palabras de instruc- tando. ción, mostrando los pasos requeridos Pila de datos (stack). Cuando suentre los distintos elementos del microprocesador y la memoria. Duran- cede una interrupción, deseamos que te un ciclo máquina se efectúan las si- después de atenderla, el progranla continue su ejecución donde se queguientes operaciones: dó. Para lograr esto, es necesario que l . Al inicio del ciclo, el contenido del todos los registros internos del pP se almacenen en memoria y a esta área PC se coloca en el M R . 2. El contenido del M R se tran$e7pe se le llama stack. Después de atender la interrupa través del M B a la ~remoria.La wze-

Proceso d e pafafiras de instrucción

Figura 1.6

-Curso práctico de E LEC T R O N

Figura 1.7

N líneas de ENTRADA

+ ----+ ____j

Lineas de entrada y salida de un mícropracesa

ción, sacamos del stack los valores de los registros del pP. Con esto, reanudamos el programa en la instrucción en que se suspendió. Esta fue una descripción general de un pC, en la práctica se debe tomar en cuenta que cada pC tiene su propia organización, la cual combina o expande las características descritas con anterioridad.

les que determinan cómo será procesado el dato de entrada y qué información será enviada a las líneas de salida como consecuencia del proceso de las entradas. Las líneas de salida se pueden conectar a actuadores, indicadores, convemdores D/A, impresoras, alarmas, etc. En cualquier tiempo, los niveles lógicos en las líneas de salida del miMicroprocesador ideal croprocesador se determinan por 2 Es un dispositivo digital que acep- factores: ta datos desde cualquier número de líneas de entrada, procesa los datos - La bbtmik cmnpleta de las señales de de acuerdo al dictado de un programa entradu al pP almacenado en memoria y produce - EIpgrrnna almacenado en el pP cualquier número de señales de salida como consecuencia del proceso de M w a d o r real datos, como lo muestra la figura 1.7. Debido al número limitado de paLas señales que se aplican a las 1í- tas (pines) disponibles en cualquier neas de entrada se les conoce como circuito integrado práctico, el pP no datos de entrada. Éstos pueden venir contiene N líneas de entrada y M 1íde interruptores (switches), sensores, neas de salida tendientes a a (alfa) convertidores A/D (Analógico / DiPara la mayoría de los microprocegital), teclado o cualquier tipo de dis- sadores N = M positivo de entrada. Dentro del pP Este número se conoce como el ideal reside el programa, el cual es un ancho de la trayectoria de datos o conjunto de instrucciones secuencia- longitud de la palabra del pP. Al gru-

I iip

EIS

S

LINEA DE CONTROL RNV

E

DB SIN MÚLTIPLEXAR

Figura 1.8

DB MULTIPLEXARO

Bus de datos sin múltiplexar y muitiplexado

po de líneas utilizado para transferir datos hacia/desde el pP se le conoce como bus de datos.

Eienzplo:

Bus de Datos @B) en bus de

Una de las limitaciones prácticas se más severas de los pP es el número de pueden en las patas disponibles en un circuito inte* notaciones: grado (IC, por sus siglas en inglés) BINANO. IVÚME- económico. Por esto el bus de datos R 0 2 O N Ú M E R O ~ , (subíndice 2 o (DB, por sus siglas en inglés) es bidiI

B) para indicar que el dato es binario. reccional (multiplexado), como se b. OCTAL. Agrupamos la informa- muestra en la figura 1.8. ción de derecha a izquierda de 3 en 3. Usaremos la letra O para octal. Bus de Dirección El microprocesador ideal contiene Eiemplo: memoria interna ilimitada, los pP 01000112 = OIOOO1llB reales contienen memoria finita. Por O1,00O,11l2 = 1070 lo tanto, el pP real contiene memoria externa, como se muestra en la Figuc. HEXADECIML. Agrupamos la ra 1.9. información de 4 en 4 de derecha a El pP debe ser capaz de almacenar zquierda. Usaremos la letra H: o recuperar información de esta me-

Figura 1.9

Mícroprocesador real con memoria externa

moria. Al proceso de almacenar información en memoria se conoce como escritura a memoria. Al proceso de recuperar información de la memoria se le conoce como lectura de memoria. El pP real contiene un grupo de líneas, bus de dirección, AB para acceder a las localidades de memoria. El conjunto de localidades de memoria que un pP puede acceder directamente se le conoce como espa-

cio de memoria y se expresa en kpalabras: 1 kPIlrpbra 21° palabras

10.24 palabras.

Recalcando que una de las limitantes de los encapsulados económicos es el número de patas, en algunos microprocesadores los buses de dirección y de datos están multiplexados. Por ejemplo, los INTEL 8086 y 8088.

ria Existen dos tipos de argani2acir)n: Tal como aparece en el Bus de direcciciai

Exiien dos métodos: Lineal

-

0 C

Corno la %r?" el programador de ensambkdor

Paginación

Existen dos rn4todoc: SegmentaciOn Paginación lógica

-

La disbincldn es importante en aplicaciones rnuHiusuarías MEMORIA PRINCIPAL

UNIDAD CENTRAL

TERMlMAl

DE PROCESO

UNIDID AWI-

NISTRIDORA

DE LA YEYOIaLL

Figura 1.10

Organización Físfc~y i . h p k ~de la memoria.

E

- Apuntador de segmentos - IR Registro de Instrucción El microprocesador real contiene - FR Registro de estado de las B~nderas un conjunto de líneas que sirven para controlar la circuitería externa del PP. de la ALU Al conjunto de estas líneas se les coBm de Conwol

noce como bus de control.

B m de Alimentación Sirve para proporcionar el voltaje de referencia de la lógica binaria del pP. Los valores más comunes son:

OV - VCC= J V - GND =

Registros Internos Los registros internos del microProcesador real se utilizan para almacenamiento temporal de datos e instrucciones. Los más comunes son: - M D R Registro de Datos de Memoria - M R Registro Dirección de Memorid - Aczmmladores - Registros de indice - Apuntadores de la pila de datos

Memorias Existen dos tipos de organización, tal como se observa en la figura 1.10 Los tipos de memoria semiconductora disponibles actualmente para los pC se resumen en la tabla 1.l. La memoria volátil tiene la característica de que pierde la información almacenada cuando se desactiva la fuente de poder (la celda de almacenamiento es un multivibrador biestable). La memoria no volátil retiene la información después de que se desactiva la fuente de poder (La celda de almacenamiento es un dispositivo de conmutación con un fusible como elemento programable). En el siguiente capítulo veremos este tema con mayor detenimiento. Tabla 1.1

- PROGRAMADA POR EL FABRICANTE (

-

PROGRAMADA POR EL USUARIO

- NO a W R A B t E S (

EAROM

i "'""

"

BORRABLES POR PULSOS

POR LUZ UV

1

Una ventaja importante de los sistemas digitales sobre los analógicos es su capacidad de memoria para almacenar fácilmente grandes cantidades de información digital por periodos cortos o largos. Esta ventaja es la que hace que los sistemas digitales sean tan versátiles y adaptables a muchas situaciones.

Memoria interna E n una computadora digital, por ejemplo, la memoria interna almacena instrucciones que le indican qué hacer en todas las circunstancias posibles, de manera que la computadora realiza su trabajo con una mínima cantidad de intervención humana. Actualmente, adelantos en la tecnología de LSI y VLSI han hecho posible contar con grandes cantidades de flip-flops en un solo circuito integrado y dispuestos en diversos formatos de memoria. Estas memorias de semiconductor bipolares y MOS son los dispositivos especializados más veloces de que se dispone y su costo

ha venido disminuyendo continuamente, a medida que se mejora la tecnología de los LSI. Pero los datos digitales también pueden almacenarse como cargas en capacitores, un tipo muy importante de memoria de semiconductor son las llamadas memorias dinámicas (construidas generalmente con transistores de efecto de campo), mismas que hacen uso de este principio para obtener almacenamiento de alta densidad a niveles bajos de energía. Las memorias de semiconductor se utilizan como el almacén temporal de datos de una computadora (figura 2.1); en cuyo caso, la rapidez de la operación es importante.

1

Figura 2.1

La memoria interna o de trabajo de la computadora está en comunicación constante con la unidad central de procesamiento (CPU, por sus siglas en inglés) mientras se está ejecutando un programa de instrucciones. En ese lapso, el programa y cualquier información usada por éste, generalmente son almacenados en la memoria interna.

Memor-ia auxiliar Otra forma de almacenamiento en una computadora se efectúa con la memoria auxiliar, la cual está separada de la memoria interna. Dicha memoria, llamada también de almacenamiento masivo, tiene capacidad para guardar enormes cantidades de datos sin necesidad de que haya corriente eléctrica; funciona a una velocidad mucho más lenta que la memoria interna, ya que integra elementos mecánicos, eléctricos y electrónicos; en ella se almacenan programas y datos que en ese momento no se utilizan en la CPU. Esta información se transfiere a la memoria interna cuando la computadora la necesita. Las memorias auxiliares comunes son los discos magnéticos, la cinta magnética y los discos ópticos CD-

ROM. Haremos un análisis más detallado de las características de estos dispositivos de memoria, después de que definamos algunos de los términos más importantes que son comunes a muchos sistemas de memoria.

DEFINICIONES PRELIMINARES El estudio de los dispositivos y sistemas de memoria tienen tanta terminología, que muchas veces abruma al estudiante o al lector. Antes de iniciar cualquier estudio amplio de las memorias, sería útil que tuviera a la mano el significado de varios términos básicos. También se definirán otros términos nuevos, a medida que aparezcan en el capítulo.

Celda de memoria: se conoce como celda de memoria a los dispositivos o circuitos electrónicos que se utilizan para almacenar un solo bit (O ó 1). Algunos ejemplos de celdas de memoria son los flip-flops, un capacitor con carga, y un solo canal en cinta o en discos magnéticos. Palabra de memoria: se define la palabra de memoria a un grupo de bits (celdas) en una memoria que representa instrucciones o datos de algún tipo. Por ejemplo, un registro que consta de ocho flip-flops puede considerarse como una memoria que almacena una palabra de 8 bits. El tamaño de las palabras en las computadoras modernas varía de 4 a 64 bits, según la dimensión de la computadora. Byte: es un término especial que se usa para designar una palabra de 8 bits, que es el tamaño de palabra más común en las microcomputadoras. Ca~acidad:es la forma de especificar cuántos bits pueden almacenarse en un dispositivo de memoria particular, o bien, en un sistema de

mehoria completo; es decir, si tenemos una memoria que puede almacenar 4096 palabras de 20 bits, esto representa una capacidad total de 81920 bits ó 4096 x 20. Cuando se expresa de esta manera, el primer número (4096) es el número de palabras y el segundo (20) es el número de bits por palabra (tamaño de la palabra). El número de palabras contenidas en una memoria a menudo es un múltiplo de 1024. Es común utilizar la designación " 1K" para representar 1024 bits (vea el capítulo 1 de este fascículo), cuando nos referimos a la capacidad de la memoria. Por tanto, una memoria que tiene una capacidad de almacenamiento de 4K x 20, es en realidad una memoria de 4096 x 20. El desarrollo de memorias grandes ha dado origen a la designación de 1M" O "1 Mega" para representar a 1048576. Es así como una memoria que tiene una capacidad de 2M x 8, en realidad tiene una capacidad de 2097152 x 8. Nibbles: por regla general, las memorias almacenan datos en unidades que tienen de 1 a 8 bits. La unidad más pequeña de datos binarios es el bit. En muchas aplicaciones, los datos se manejan en una unidad de 8 bits llamada byte, o en múltiplos de 8 unidades. El byte puede dividirse en dos unidades de cuatro bits, llamadas nibbles. Una unidad completa de información se denomina palabra y consiste generalmente de uno o más bytes (aunque un grupo de menos de ocho bits puede también constituir una palabra). "

Densidad: es otro término utilizado para capacidad de almacenamiento, cuando se dice que un dispositivo de memoria tiene mayor densidad que otro, significa que puede almacenar más bits en la misma cantidad de espacio, es decir es más densa. Dirección: es un número que identifica la localidad de una palabra en la memoria. Cada palabra almacenada en u n dispositivo de memoria o sistema de memoria, tiene una dirección única. Las direcciones siempre se especifican como un número binario, aunque algunas veces se utilizan números octales, hexadecimales y decimales por conveniencia (figura 2.2).

Intervalo fijo

!

-

J

,- t=n cuentas

I

-

1

1

/

Cuenta hasta n y luego reestablece

-

Fascículo 9. L A

--

=-

W"

Vent

-

ALES

Final del intervalo fijo cuando el contador envía un pulso para controlar la red lógica y conmutar al S1

-v >c

o

-

-

l

Reestabl. de contadur

R

I

I

I I I I

n

Red lógica de control

'

Cerrojos EN

l l l l l l ! l

Figura 3.9

teniendo una pendiente constante que es independiente del voltaje de carga. Conforme el capacitor se descarga, el contador avanza desde su estado de tarde restablecimiento. El tiempo que el capacitor en descargarse a cero del voltaje inicial -V (proporpende e cional a Vent), porque la tasa de descarga (pendiente) es constante. Cuando el voltaje de salida del integrador

(A1) llega a cero, el comparador (A2) cambia al estado BAJO e inhabilita al cronómetro del contador. La cuenta binaria se cierra, completando así un ciclo de conversión. La cuenta binaria es proporcional a Vent porque el tiempo que el capacitor tarda en descargarse depende sólo de T) y el contador registra este intervalo de tiempo.

Rampa con tendencia positiva y pendiente fija, mientras el contador cuenta hacia arriba nuevamente. Cuando la rampa alcanza O V, se detiene el contador y la salida del contador se carga en los cerrojos

Figura 3.1 8

Vent

r

CLK

--nrL---R

-L

Cuenta hasta que la rampa se anula

Tiempo variable

O t=n cuentas endiente fija -

II

I Red Iógica de control

n

Cuenta cargada en los cerrojos

EN I

I I I I D7

D5 D4 D3 D2 D1

I

PRoY ECTOS Describimos en este capítulo algunos circuitos transmisores y receptores que emplean circuitos integrados digitales codificadores, conversores, compuertas, flip-flops , etc. Este es el último apartado de la obra dedicado a circuitos y por ello decidimos incluir proyectos que posean todos los elementos estudiados a lo largo del curso. Por tratarse de un "apéndice", la descripción de cada circuito se realiza sin incluir la placa de circuito impreso, ni el montaje en experimentador digital y tampoco la lista de materiales, sin embargo, quienes deseen armar cada prototipo, no tendrán inconvenientes si arman los diagramas con los componentes mencionados.

BCD. Luego veremos el receptor, en el que usamos como decodificador el integrado MC 145027, y las variantes que se pueden lograr en la demultiplexión según los requerimientos de comando que se necesiten.

Vamos a desarrollar varios circuitos en los que veremos distintas maneras de lograr un mismo efecto, a partir de circuitos integrados comerciales que poseen elementos estudiados en este curso. El transmisor que realizaremos Proyecto 1: Transmisor de utiliza un integrado MC 145026 como 4 Canales codificador y lo dotamos de cuatro canales de emisión, en la versión simple, En la figura 4.1 se observa el circuiy 16 canales en la versión multiplexada to esquemático de este transmisor. La frecuencia de operación está en el orden de los 300MHz, la cual es modulada por los trenes de pulsos que se generan en el integrado 145026 cada vez que L L 1 Figura 4.1 pulse una tecla.

Fascículo 9. L A CONVERSION DlGlTAL DE SENALES

Funcionamiento: Ya sabemos que este integrado no consume corriente mientras está en reposo, y sólo lo hace en el tiempo de funcionamiento. También sabemos que se pone en función al enviar el terminal 14 (habilitación) a masa. Por este motivo la pila de 12V que usamos para la alimentación de todo el circuito, está permanentemente conectada, o sea, sin interruptor. En este caso utilizamos un transistor N P N para enviar a masa dicho pin 14, de este modo la emisión se produce en forma simultánea con el cierre de un pulsador, ya que todos ellos atacan la base del transistor a través de resistencias de lo&. De este modo cada vez que se pulsa uno, o más de uno, se da un nivel alto en la entrada dato correspondiente y se polariza positivamente la base del transistor, éste se satura y envía a masa el terminal 14. En esta situación el integrado se pone en marcha y genera los trenes de pulsos codificados que se obtienen en la salida del pin 15 y se aplican a la base del transistor oscilador, Si bien hay otros transistores que se pueden usar en esta etapa, preferimos el BF199 por sus buenas condiciones de estabilidad trabajando en esta banda de UHE El BF199, al igual que el BC548, está al corte mientras no reciba señal del integrado, porque la salida del pin 15 se encuentra en O cuando éste no está activo; por lo tanto, tampoco esta etapa consume corriente cuando está en reposo. El diodo led conectado desde +& al colector del 548 cumple la doble función de indicar qué se está emitiendo y el estado de la pila. Efectiva-

mente como su alimentación se efectúa a través de un zener de 6,8V, el brillo del mismo se irá reduciendo con la descarga y al descender a menos de 9V, no encenderá nada. Decimos a menos de 9V porque se debe considerar la propia caída en el led, que es de 2V y que se suma al valor zener del diodo: 6.8 + 2 = 8.8V El transmisor aún funcionará, pero el led nos anuncia que ha llegado la hora de reemplazar la pila. Los pines 1 a 5 se usan para codificar la transmisión; ya sabemos que se efectúa en trinario, es decir que cada patita se puede dejar sin conexión, o bien conectarla a masa o a +B. Las patitas 6, 7, 9 y 10, corresponden a las entradas de datos a enviar, o sea, que cada 1 que se aplica a estas entradas será transmitido en el orden del código BCD, y luego en el receptor se hará la decodificación correspondiente. Proyecto 2: Transmisor de 16 Canales

Básicamente este transmisor es igual al anterior, la diferencia radica en las entradas de datos, que en este caso hay que multiplexarlas para lograr transmitir el código BCD correctamente. Para ello realizamos una matriz con diodos rápidos comunes, del tipo lN4148 o similares, a fin de aplicar en las entradas de datos los estados altos necesarios que den salidas desde el O decimal hasta el 15 decimal, o sea 0000 hasta 1111 en binario.

Funcionamiento: En la figura 2 se observa esta matriz

Curso práctico de ELECTRONICA D l G l T A L

1 5 1 4 13 1 2 1 1 10

9

8

7

6

5

4

3

2

1

Figura 4.2

de diodos y su conexión con las entradas de datos del integrado. Analicemos brevemente cómo funciona la matriz de diodos: al apretar la tecla correspondiente al O, se polariza el transistor pero no se aplica tensión a ninguna entrada por lo tanto se cierra el terminal 14 a masa y se produce la transmisión de un cero (entradas = 0000). Con la tecla 1 se aplica un nivel alto en la entrada del terminal 6 que corresponde a la columna 2 por lo que la trans~nisiónserá de un 1 en código BCD (entradas = 0001). La tecla 7 envía nivel alto a las patitas 6, 7 y 9 por lo cual el número 7 decimal será transmitido en BCD (O 111) y yendo al otro extremo, observamos que la tecla 15 polariza las cuatro entradas con nivel alto, o sea un 15 binario (entradas = 111l), lo que significa que en el receptor, las cuatro salidas disponibles más la salida VT, estarán activas. Esto sucederá con el resto de teclas que no mencionamos, es decir que el número decimal que le corresponde, al apretarla, enviará niveles altos a las entradas correspondientes, a través de los diodos, para formar el mismo número en código BCD, el que finalmente será emitido.

O

Analice cada tecla y vea que esta verdad se cumple. El circuito está preparado para usar un teclado lineal de 16 teclas, que i$s el máximo número que podemos transmitir (1 11l), pero nada impide realizarlo con un teclado de 12, por el contrario, será más fácil la elaboración de la matriz de diodos, ya que las últimas líneas correspondientes a las teclas 12, 13, 14 y 15 no se instalan, como así tampoco los diodos asociados a ellas, que son 12. De esta manera el número más alto que se puede transmitir es el once (10 11). La bobina osciladora es muy fácil de construir; se trata de una sola vuelta de alambre de cobre de 1 mm de sección sin llegar a cerrarla, y con un diámetro de 15 mm. Para quienes se animen a dibujar el impreso, pueden formarla del mismo cobre, en forma circular o rectangular, dándole un ancho a la pista de 3 mm. El choque de RF es de 1,5pH o 2,2pH, del tipo resistencia (el aspecto físico parece una resistencia). El trimmer para el ajuste de frecuencia es de 2,7 a 10pF de variación, del tipo MURATA de color azul. Si es de mayor capacidad también funciona, pero se torna más crítico el ajuste. Las resistencias son comunes, pero los capacitores conviene que sean del tipo plate o multicapa, ya que tienen mejor precisión en su valor y mayor estabilidad térmica. COMUN

Antena 25 Cm t 8 V 10K

18011

7 a

150K

VSS 12K

16 6

8 '

15 -O-A

33Pf

6,8K

Figura 4.3

RECEPTOR DE 4 CANALES CODIFICADO

Proyecto 3: Receptor Básico Veremos ahora cómo recibir los datos a partir de las señales emitidas por cualquiera de los dos transmisores descritos. Comenzaremos con el receptor de 4 canales.

Funcionamiento: En la figura 4.3 observamos el circuito del receptor que emplearemos para recibir y decodificar las señales emitidas. Se trata de un receptor regenerativo que posee buena sensibilidad y, dada su sencillez, es apto para los fines buscados. Se compone de cuatro etapas; la primera de ellas es la osciladora en la que usamos un transistor de R.E para alta frecuencia, tipo MPSHI O; también pueden usarse los tipos BFW92, BFR91, BFR93 y BFR96 con buenos resultados. Los elementos que componen esta etapa son de las mismas características que los empleados en el transmisor, en cuanto a la bobina, choque de R.F. trimmer, etc. La segunda etapa opera con un

transistor BC550, que es muy similar al BC547 pero con menor nivel de ruido; está dispuesto como amplificador de alta ganancia para la señal de baja frecuencia, que es precisamente la señal de trenes de pulsos ya detectados en la etapa osciladora. Luego la señal se vuelve a amplificar en la tercera etapa por medio del amplificador operacional 741. Por último, la cuarta etapa se encarga de conformar la señal digital, en amplitud y cuadratura, para ser aplicada a la entrada del integrado decodificador MC 145027. En esta etapa utilizamos un transistor BC547, ya que no se requiere ninguna condición especial, y bien puede usarse cualquier transistor NPN de usos generales. Las salidas del integrado 145027 se ha11 identificado según el código BCD o sea que la salida A pertenece al dígito menos significativo y la salida D, al más significativo y corresponden a los pines 15, 14, 13 y 12, respectivamente. También disponemos de la salida de validación de transmisión (VT) que sabemos es una tensión de nivel alto que aparece siempre que la recepción

ráctico de ELECTRONICA D l G l T A L

se establezca en el código correcto. Recuerde que la salida VT es independiente de las salidas BCD, o sea que aun cuando la recepción corresponda al código O (OOOO), esta tensión estará presente, mientras que las salidas BCD estarán todas en O.

Proyecto 4: Etapa de Control de 4 Canales El circuito siguiente corresponde a una etapa de control multipropósito. Al asociarla con el receptor base, disponemos de 4 canales con los que se pueden accionar luces, alarma, portones, artefactos eléctricos, etc, por citar algo, ya que su imaginación sabrá darle otros usos. En la figura 4.4 exponemos este circuito.

Funcionamiento: Las salidas del integrado 145027 incluso la salida VT, se conectan a un integrado CD4081, que es una cuádru-

8

r-

,

-

1K MA

1

ple compuerta AND de 2 entradas. Se incluye este integrado para evitar los cerrojos del 5027, que en este circuito no son necesarios; por otra parte, digamos que no son muy fiables. De acuerdo a la tabla de verdad AND, sólo tenemos salida de nivel alto cuando sus dos entradas están en 1, los demás estados dan salida O. Observando el circuito vemos que la salida VT se conecta con una de las entradas de todas las compuertas. Las otras entradas se conectan a las salidas BCD del 5027. De este modo para que una compuerta conmute a 1, es necesario que reciba el 1 correspondiente a la salida BCD del 5027 y el 1 correspondiente a la tensión VT. Luego, al cesar la transmisión, la tensión VT pasa a O, por lo que aunque haya quedado retenido el 1 de la salida del 5027, la salida de la compuerta 4081 será O (1.O = O). Esta situación será igual en las demás compuertas. En el instante de transmitir, al apretar un pulsador, establecemos un nivel alto en la entrada dato y en la base del transistor. De este modo el transmisor se pone en función y envía el 1 que hay en el dato. Pero al soltar el pulsador, se inteFigura 4.4 rrumpe el nivel positivo en el

dato y en el transistor y esto trae como consecuencia que la última parte de la emisión de la "palabra" digital, algunas veces corresponda a un O, ya que el dato en esa última fracción de segundo está en O. Esto trae aparejado que el integrado 145027 algunas veces no retenga en los cerrojos de salida el dato enviado. La resistencia de 10kQ en serie con la línea VT y el electrolítico de 1pF se encargan de filtrar posibles espurios de línea que pueden producir cambios indeseados en las compuertas. Las salidas de las compuertas van a las cuatro líneas de control disponibles; se han representado dos de ellas con sendos Flip-Flops CD4013, conectados como llaves oscilantes o vaivén y las otras dos como seguidoras de la transmisión. Esto significa que al apretar el pulsador correspondiente a la línea A del transmisor, el Flip-Flop cambia de estado y pone a 1 la salida Q que queda retenida, se satura el transistor y cierra el relé. Una nueva pulsación con el mismo botón, lleva el Flip-Flop a su estado de reposo, con lo cual se desactiva el relé. La línea D funciona del mismo modo, con el botón correspondiente del transmisor. Las otras dos compuertas polarizan un transistor en cada línea B y C, ambos están dispuestos como comúnmente se denomina "colector abierto". Estas dos líneas sólo están activas mientras se mantengan pulsados los botones correspondientes del transmisor, al soltarlos, se interrumpe la transmisión y retornan a O. Se pueden instalar relés de alta potencia, del tipo usado en los automóvi-

+

14

7-

t

= 8V Todos.

\ receptor se aplican a las entradas del integrado CD4081, que funciona del mismo modo. Las salidas de este integrado se conectan con las entradas A, B, C, y D del 4514. En estas condiciones está todo dispuesto para que se efectúe la decodificación de cualquier número decimal entre el O y el 15 que se emita con el transmisor de 16 canales expuesto. Para lograr un O activo de nivel alto, es decir que se comporte como las demás salidas, recurrimos a los oficios de dos diodos y un transistor. Toda vez que se reciba una transmisión entre el uno y el quince, la salida VT pasa de tener un nivel bajo a un nivel alto, y la salida SO lo hace a la inversa en el mismo instante, es decir cambia de 1 a O. De esta manera la base del transistor que estaba a masa a través del diodo conectado a VT, sigue estando a masa, pero ahora a través del diodo conectado a SO. En cambio, si la emisión

desde el transmisor se trata S2 S3 de un O, la saliS4 da V T también cambia a 1 coS5 S6 mo siempre, S7 S8 pero la salida S9 S1 o SO se mantiene S1 1 S12 en el mismo nivel de reposo, S1 3 S14 es decir: l . En S1 5 esta situación, y O Activo solamente durante la transmisión del O, los dos diodos se encuentran con un nivel alto en sus cátodos, por lo que la base del transistor sale de su polarización negativa y pasa a tener un nivel positivo a través de la resistencia de 1OOkSZ conectada a la fuente. El capacitor electrolítico conectado de base a masa es para introducir una demora en la conducción del transistor a fin de evitar los estados de indecisión que inevitablemente se producirían por la suma de los tiempos de conmutación de los integrados 408 1 y 45 14, en la decodificación de las líneas 1 a 15, cosa que no ocurre con el O porque en este caso no están activos. Puede alimentarse con una batería de 9 volt, si el espacio del gabinete lo permite, con lo que se obtiene mayor autonomía. En este caso el diodo zener hay que reemplazarlo por uno de 4,7V, a fin de que deje de encender por debajo de los 7 volt y anuncie de esta manera el reemplazo de la batería. Figura 4.5

ESTRUCTURA DE UNA COMPUTADORA

DE UNA COMPUTADORA carán a computadoras de todos los tamaños. El microprocesador y la microcomputadora revolucionaron la industria electrónica y han tenido un impacto tremendo en muchos aspectos de nuestras vidas. La integración de circuitos integrados de alta densidad ha reducido tan significativamente el tamaño y el costo de las computadoras, que los diseñadores consideran utilizar rutinariamente el poder y la versatilidad del microprocesador y la microcomputadora en una amplia variedad de aplicaciones (fkura 1.1). Analizaremos los principios básicos del funcionamiento de las microcomputadoras. Aunque hablamos mayoritariamente de las microcomputadoras, casi todos los conceptos e ideas se apli-

LAS COMPUTADORAS DIGITALES Una computadora digital es una combinación de dispositivos y circuitos digitales que pueden realizar una secuencia programada de operaciones con un mínimo de intervención humana. A esa secuencia de operaciones se les denomina programa. El programa es un conjunto de instrucciones codificadas que se almacena en la memoria interna de la computadora con todos los datos que el programa requiere; cuando a la computadora se le ordena ejecutarlo, ésta lleva a cabo, a velocidades extremadamente altas, las instrucciones en el orden en que están almacenadas en la memoria hasta que el programa se completa.

Klocidad de Proceso Sin embargo, es la velocidad con la cual la computa-

ráctico de ELECTRONICA D l G l T A L

dora realiza este acto tan sencillo, lo que lo convierte en una maravilla de la tecnología moderna. Las velocidades del ordenador se miden en Megahertz (Mhz), o millones de ciclos por segundo. Es decir, una computadora con una velocidad de reloj de 250MHz, es capaz de ejecutar 250 millones de operaciones discretas por segundo. Las microcomputadoras de compañías grandes pueden ejecutar entre 200 y 300 millones de operaciones por segundo, mientras que las supercomputadoras utilizadas en aplicaciones de investigación y de defensa militar alcanzan velocidades de miles de millones de ciclos por segundo. La velocidad y la potencia de cálculo de las computadoras digitales se iiicreinentan aún más por la cantidad de datos manipulados durante cada ciclo. Si una computadora verifica sólo un flip-flop cada vez, dicho flip-flop puede representar solamente dos comandos o números. Así, O N simbolizaría una operación o un número, mientras que O F F simbolizará otra u otro. Sin embargo, al verificar grupos de flip-flops o registros de memoria enlazados como una sola unidad, la computadora aumenta el número de operaciones que puede reconocer en cada ciclo. Por ejemplo, un ordenador que verifica dos flip-flops cada vez, puede representar cuatro números (del O al 3), o bien ejecutar en cada ciclo una de las cuatro operaciones, una para cada uno de las siguientes posibles combinaciones de datos: OFF-OFF OFF-ON

(O) (1)

ON-OFF ON-ON

(2) (3)

Capacidad de Procesamiento (capacidad de p~ogramación) Las computadoras de la década de 1970 eran capaces de verificar 8 flipflops o conmutadores simultáneamente; es decir, podían verificar 8 dígitos binarios, de ahí el término bit de datos en cada ciclo. U n grupo de 8 bits se denomina byte y cada uno contiene 256 configuraciones posibles de O N y O F F (1 y O). Cada configuración equivale a una instrucción, a una parte de una instrucción o a un determinado tipo de dato; estos últimos pueden ser un número, un caracter o un símbolo gráfico. Por ejemplo, el código 1 1010010 puede representar datos binarios o bien, puede indicarle a la computadora que compare los datos almacenados en estos flip-flops con los datos almacenados en determinada ubicación del chip de memoria. El número de bits simultáneos y el tamaño de los conjuntos de instrucciones, continúa incrementándose a medida que avanza el desarrollo de los ordenadores digitales modernos.

OPERACI~N DE LAS COMPUTADORAS Las compatadoras no piensan, es el programador el que ofrece un programa de instrucciones y datos que especifican todos los detalles de lo que debe hacerse, para qué hacerlo y cuándo hacerlo. La computadora es simplemente

Fascículo 10. ESTRUCTURA DE UNA

una máquina de alta velocidad que puede manipular datos, resolver problemas, tomar decisiones, todo bajo el control del programa. Si el programador comete un error en el programa o introduce los datos equivocados, la computadora producirá resultados erróneos. Una pregunta más adecuada que puede hacerse acerca de esto es: tCómo hace una computadora para ejecutar un programa de instrucciones? Por lo general, esta pregunta se responde mostrando un diagrama de la arquitectura de una computadora (la disposición de sus diversos elementos) y después incursionando paso a paso en el proceso que la máquina sigue al ejecutar el programa.

1.2). Las flechas en este diagrama indican la dirección en la cual fluyen los datos, información o señales de control. Se usan dos flechas de diferentes tamaños; las flechas mayores representan datos o información que consiste en un número relativamente grande de líneas paralelas, las líneas menores representan señales de control que, por lo general, son sólo una o unas cuantas líneas.

Unidad Aritmética Lógica

También conocida como ALU, por sus siglas en inglés, es el área de la computadora en la cual se realizan operaciones aritméticas y lógicas con datos. El tipo de operación que se realizará queda determinada por medio de la unidad de control y los datos que serán utilizados por la ALU pueden provenir Arquitectura de la unidad de memoria o de la unidad Las computadoras tienen cinco ele- de entrada. mentos o unidades esenciales. La uniLos resultados de las operaciones dad aritmética lógica, la unidad de me- realizadas en la ALU pueden transfemoria, la unidad de control, la unidad rirse a la unidad de memoria para ser de entrada y la unidad de salida (figura almacenados de manera temporal o pueden ser enOrganización básica de la computadora viados a la uni,_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ Figura 1.2 dad de salida ex(CPUi Unidad central de prozesmiento ! terna. I 1

Unidad de Memoria

"'

entrada

Datos de salida

La memoria almacena grupos de dígitos (palabras) binarios que pueden representar instrucciones (programa) que la

ráctico de ELECTRONICA DlGlTAL

computadora ejecutará. La memoria también sirve como almacenamiento de resultados intermedios y finales de operaciones aritméticas. La operación de la memoria es controlada por la unidad de control, que indica una operación de lectura o de escritura. Una localidad dada en la memoria se accesa por la unidad de control, la cual proporciona el código de dirección adecuado. Puede escribirse información en la memoria de la ALU o de la unidad de entrada, una vez más bajo el mando de la unidad de control. También, puede leerse información de la memoria de la ALU o de la unidad de entrada.

Unidad de Entrada Está formada de todos los dispositivos que se usan para tomar información y datos externos a la computadora, para después colocarlos en la unidad de memoria o en la ALU. La unidad de control determina hacia donde se envía la información de entrada. La unidad de control se utiliza para meter el programa y los datos en la unidad de memoria antes de poner en marcha la computadora. Asimismo, esta unidad se usa para introducir datos en la ALU desde un dispositivo externo durante la ejecución de un programa. Algunos de los dispositivos de entrada comunes son los teclados, interruptores, unidades de disco magnético, unidades de cinta magnética y convertidores de analógico a digital (ADC).

ción de la computadora al exterior. Los dispositivos de salida son dirigidos por la unidad de control y pueden recibir datos de la memoria la o de la ALU, los cuales después se colocan en forma adecuada para su uso externo. Algunos ejemplos de dispositivos de salida comunes son dispositivos de exhibición LED, luces indicadoras, impresoras, unidades de disco o cinta, monitores de vídeo y convertidores de digital a analógico (DAC). Conforme la computadora ejecuta su programa, generalmente tiene resultados de señales de control que debe presentar al mundo exterior. Por ejemplo, un sistema de computación podría tener una impresora de 1íneas como dispositivo de salida. Aquí, la computadora envía señales para imprimir los resultados en papel. Una microcomputadora podría exhibir sus resultados en luces indicadoras o en dispositivos de exhibición tipo LED.

Inte$az Los componentes que constituyen las unidades de entrada y salida se llaman periféricos, porque están en el exterior del resto de la computadora. El aspecto más importante de los periféricos es que incluyen la interfaz. La interfaz se define específicamente como la transmisión de información digital entre una computadora y sus periféricos en una forma compatible y sincronizada. Muchos dispositivos de entrada y salida no tienen compatibilidad con la computadora debido a diferencias en Unidad de Salida Consta de los dispositivos que se características, tales como velocidad de usan para transferir datos e informa- funcionamiento, formato de datos (por

Fascículo 10. ESTRUCTURA DE UNA COMPUTADOR . . ,*--m

A .

ejemplo, BCD, ASCII, binario), modo de transmisión de datos (serie o paralelo) y nivel de las señales lógicas. Esos dispositivos de entrada y salida requieren circuitos especiales de interfaz que les permiten comunicarse con las secciones de control, memoria y ALU del sistema de la computadora.

Unidad de Control La función de la unidad de control consiste en dirigir la operación de todas las otras unidades ofreciendo señales de temporización y control. En cierto sentido, la unidad de control es como el director de una compañía, quien es el responsable de mantener a cada uno de los miembros de la misma en coordinación adecuada para que se mantenga la producción. Esta unidad contiene circuitos lógicos y de temporización que generan las señales adecuadas que se necesitan para ejecutar cada instrucción en un programa. La unidad de control extrae una instrucción de la memoria, mediante el envío de una dirección y un comando de lectura a la unidad de memoria. La palabra de instrucción almacenada en la localidad de la memoria se transfiere después a la unidad de control. Esta palabra de instrucción, la cual está en alguna forma de código binario, es descodificada después por los circuitos 1ógicos de la unidad de control para determinar qué instrucción es solicitada, la unidad de control utiliza esta información para generar las señales necesarias y así ejecutar la instrucción. Esta secuencia de búsqueda y acarreo de un código de instrucción y lue-

""

go la ejecución de la operación indicada, la repite una y otra vez la unidad de control (figura 1.3). Esta secuencia repetitiva de búsqueda y ejecución continúa hasta que se apaga la computadora o hasta que la unidad de control recibe y carga una instrucción que le ordena se detenga. Entonces, como vemos, la computadora continúa efectuando las mismas operaciones básicas una y otra vez: búsqueda, ejecución, búsqueda, ejecución, etcétera. Por supuesto, los diversos ciclos de ejecución serán distintos para cada tipo de instrucción, conforme la unidad de control envía señales diferentes a las otras unidades para ejecutar una instrucción en particular.

Unidad Central de Procesos (CPW En la figura 1.2, la ALU y la unidad de control se muestran combinadas en la llamada Unidad Central de Procesos o CPU. Lo anterior se hace comúnmente para separar los cerebros de la computadora de otras unidades. En una miCiclo de operación de una computadora crocomputadora, la CPU es Búsqueda usualmente de la siguiente instrucción un solo microcircuito O, en pocas operación ocasiones, el microprocesador con una instrucción de ALTO? uno o dos microcircui- Figura 1.3 tos adicionales.

ELEMENTOS DE LA COMPUTABORA información en un monitor o a una impresora. Las secciones de entrada y salida contienen los circuitos de interfaz que se necesitan para permitir que los periféricos se comuniquen adecuadamente con el resto de la computadora. En algunos casos, estos dispositivos son microcircuitos LSI diseñados por el fabricante del mi~ro~rocesador para sincronizarlo con dispositivos de entrada y salida. En otros casos, los circuitos de interfaz pueden ser tan simples como un registro.

Es importante entender la diferencia entre la microcomputadora (pC) y el microprocesador (pP). Una microcomputadora contiene varios elementos, donde el microprocesador es el más importante de todos ellos. El microprocesador contiene toda la circuitería de las unidades de control y aritmética lógica, en otras palabras, la Unidad Central de Procesamiento o C P U (figura 2.1). Observe que la unidad de memoria incluye dispositivos RAM y ROM. La sección de la R4M consta de uno o más circuitos LSI coEL MICROPROCESADOR nectados para ofrecer la capacidad de memoria diseñada. Esta sección de la E1 microprocesador es el corazón de memoria se utiliza para almacenar pro- cualquier computadora. Realiza mugramas y datos, los cuales cambiarán Figura 2.1 con frecuencia durante el curso de la Elementos básicos de la microcomputadora operación. Es también usada para alUnidad de memoria macenar resultados finales e intermedios de operaciones llevadas a cabo duRELOJES rante la ejecución de un programa. -La sección de la ROM consta de uno o más circuitos ROM para almacenar Microproinstrucciones y datos que no varían. cesadores lnterfaz (CPU) Por ejemplo, almacena el programa 1 1 1 de entrada / 1 1 que permite que la microcomputadora monitoree continuamentc un teclado o de salida bien, almacena una tabla de códigos Unidad de control unidad de entrada Unidad de salida y ALU (CPU) ASCII que se necesitan para exhibir la

chas funciones, entre las cuales podeLa función principal de la sección de mos resaltar: control y temporización es traer de la memoria y decodificar (interpretar) las Proporcionar las señales de control y instrucciones que están en ella, y que temporización para todos los ele- forman parte de un programa, para mentos de la microcomputadora. después generar las señales de control Extraer las instrucciones y los datos necesarias para ejecutar las instrucciode la memoria. nes. Esta sección también genera las seTransferir los datos desde y hacia la ñales de control y temporización para memoria, así como a los dispositivos la RAM, ROM y dispositivos de entrade entrada/salida. da y salida externos. La sección de reInstrucciones para decodificar. gistros contiene varios de ellos (dentro Ejecutar las operaciones aritméticas y del CPU), cada uno tiene una fimción lógicas invocadas por las instruccio- especial. El más importante de todos nes. ellos es el contador de programa (ProResponder a las señales de control gram Counter PC), el cual mantiene la generadas en entrada/salida, tales dirección donde se encuentra la sicomo reinicio e interrupción. guiente instrucción que se extraerá de la memoria. El microprocesador contiene toda la La ALU efectúa una gran variedad circuitería lógica necesaria para llevar a de operaciones aritméticas v lhgicas. cabo las funciones anteriores pero, en Estas siempre incluyen la adición y la general, no hay manera de tener acceso sustracción, y las operaciones lógicas a su lógica interna. En lugar de ello, AND, OR, EX-OR, corrimiento, inpodemos controlar lo que ocurre den- cremento y decremento. Los microprocesadores más avanzatro de él, mediante un programa formado por varias instrucciones. Este dos tienen especializadas ALU que reaprograma se coloca en la memoria para lizan operaciones de multiplicación y que el microprocesador pueda ejecu- división. Durante la operación de la tarlo; y es justamente esta característica microcomputadora, las operaciones lo que hace al micro tan versátil y flexi- que la ALU realiza se llevan a cabo bable. Figura 2.2

Lógica Interna La lógica interna del microprocesador es muy compleja, pero puede considerarse conformada por tres secciones básicas (figura 2.2): l. La sección de controZ y temporiznción 2. La sección de registros 3. La ALU

Estructura del microprocesador

/

Sección

ALU

Sección de control y temporización

jo el control de la sección de control y temporización. Cabe aclarar que en el fascículo 8 se describe la función de cada bloque con mayor precisión.

Los Microprocesadores Actuales Sin dudas, con la llegada del microprocesador Pentium 4, Intel ha introducido un nuevo concepto en tecnologías de fabricación de chips, orientados a obtener el máximo provecho de un sistema operativo. Con velocidades de reloj superiores a 2GHz, el Pentium 4 ofrece un potente soporte para entorno multitareas. Se incluye un sofisticado motor de ejecución rápida, tecnologías Hyper-Pipelined y un bus de sistema a 400MHz (3 veces la velocidad del bus del procesador Pentium 111), que mantienen al sistema muy sensible con una alta capacidad de respuesta, aún cuando los usuarios ejecutan múltiples aplicaciones en primer plano y tareas de fondo. Si el Pentium MMX era una pequeña variante del núcleo del Pentium, el Pentium 11 no se le parecía en casi nada (era bastante más avanzado y descendía directamente del Pentium Pro, el primero en usar la llamada arquitectura P6). Y en cambio, el Pentium 111 (Katmai y Coppermine), básicamente es un Pentium 11 con algunas mejoras, tal como ya explicamos. Sin embargo, el Pentium 4 se ha diseñado partiendo casi de cero. Es un chip de 32 bits basado en arquitectura NetBurstTM (microarquitectura) que brinda un desempeño superior a sus antecesores orientado a profesionales del comercio electrónico, usuarios de

Internet de alta velocidad, diseñadores gráficos, usuarios de estaciones de trabajo, amantes de los videojuegos exigentes, etc.

La nueva arquitectura empleada en la fabricación de este micro produce mejoras que se miden en téminos de productividad. Y al brindar potencia de escritorio para procesamiento de fondo, ayuda a que la infjnestructura en su totalidad funcione con mayor eficiencia y seguridad. Para que tenga una idea, cuando presentamos al Pentium III dijimos que una innovación importante era la temologia de fabricación de 0,18 micras, pues bien, el Pentium 4 (y hasta aZpnos P3) se fabrican con tecnolog h de 0,13 micras que permite colocar en el interior del chip a más de 7Y millones de transistores en un espacio reducido. Con respecto a los micros de AMD, el procesador XP2OOO en realidad trabaja a 1,67GHz y sigue estando fabricado con tecnología de 0,18 micras, mientras que su rival, Intel, fabrica los Pentium 4 a 2 y 2,2GHz (e incluso los Pentium 111 como hemos visto) con tecnología de 0,13 micras y con el doble de caché de segundo nivel. A nivel de prestaciones, parece que el nuevo modelo se encuentra con dificultades a la hora de competir con su eterno rival después de que éste actualizara sus procesadores al nuevo núcleo. Sin embargo, las diferencias entre ambos son mínimas y no me caben dudas de que en unos meses AMD comience a fabricar chips con tecnología de 0,13 micras. A favor de AMD sigue estando, por supuesto, su precio bastante más bajo.

.

Capítulo

3

LA PLACA MADRE DE LA COMPUTADORA la placa madre y que se asocia a ella a través de conectores. La placa madre (también llamada Conectores placa base o motherboard) es el elePila mento principal de la computadora, en Elementos de control la que existen o a la que se conectan todos los dispositivos que conforman el Los conectores de las placas responequipo (fuente de alimentación, micro- den a estándares internacionales que procesador, memoria, tarjetas de soni- permiten el reemplazo de diferentes do, video, etc.). placas, provistas por varios fabricantes. Existen motherboards de distintos En función de la forma en que se agrutipos y modelos. Hay placas madre que pan los slots, de cuál es el tamaño y cóya incorporan determinadas tarjetas mo se disponen los elementos sobre para manejo de periféricos y otras que ella, podemos mencionar las siguientes poseen conectores para insertarlas. Fí- placas: sicamente se trata de una tarjeta de circuito impreso de material fenólico o Baby-AT sintético que posee el conexionado LPX eléctrico (circuito impreso) para comuATX nicar diversos elementos que se coloPlacas de última generación can sobre ella, entre los que podemos mencionar: Durante mucho tiempo, la placa Baby-AT, ha sido el estándard elegido El microprocesador: por la mayoría de los fabricantes, lo Slots o conectores de expansión, donde se que ha hecho proliferar la cantidad de insertan las placas de red, de video, mó- clones que han aparecido en las últimas dem-fax, ports, etc. dos décadas. Normalmente se trata de La memoria, que se dispone en módulos. una placa de 22 cm x 3 3 cm que posee Los chips de control, entre los que se en- posiciones determinadas para diferentes elementos, tales como teclado, slots cuentran la BIOS, chipset, bufers, etc. .,-, . La$ient.e aé a~iinentaczih. Aquz'convze- de conexión de perirericos, agujeros ne menirz'onm- qae d~zfientees o t o de los para fijación sobre el gabinete, conec-

3.1). Son placas que se encuentran con facilidad en las PCs viejas, desde 286 hasta las primeras Pentium. Por mucho tiempo han sido "vedettes" dado que la calidad de estas placas definía las prestaciones del clon. Sin embargo, con el auge del CD-ROM se hicieron necesarias otras prestaciones que (L ventilaron" sus limitaciones que motivaron el desarrollo de otros modelos. Un aspecto característico de estas placas es la inclusión de un conector D I N de 5 terminales de 180" para la conexión del teclado. También es característico de estos modelos, el uso de un conector doble para el suministro eléctrico de 6 cables cada uno. Para "mejorar" la manipulación de elementos sobre las placas se diseñó un nuevo modelo, las LPX, que poseen un tamaiio también de 22 cm x 3 3 cm, pero con un conector para las llamadas ricer card" donde se conectan las placas de expansión. Es decir, los slots ya no se encuentran sobre la placa sino que existen conectores para vincularlas. Con esta placa madre, las placas de expansión, una vez montadas, quedan paralelas entre sí (en las Baby-AT quedan perpendiculares). Aún así, estas placas poseen problemas de ventilación por lo cual se diseñaron otros modelos como las ATX, que son las más comunes en la actualidad. En estas placas, el niicroprocesador se coloca cerca del ventilador de la h e n t e y los conectores para los discos 66

están sobre un extremo para evitar la "maraña" de cables características de los otros modelos. Para identificar una placa madre ATX debe fijarse en los conectores; los hay en gran cantidad (tipo USB) y tanto el teclado como el mouse suelen instalarse por medio de conectores ininiD I N de 6 contactos y 270". Otra particularidad es el uso de un solo conector para el suministro eléctrico. Ahora bien, tal como mencionamos anteriormente, estas placas son causa de la proliferación de clones (máquinas que son ensambladas por distintas empresas usando partes de diferentes fabricantes); sin embargo, empresas tales como IBM, Hewlett-Packard. Acer, etc, suelen emplear sus propios diseños con formas y tamaños especiales que responden a diseños específicos.